R5000 микропроцессоры: тарихы, сипаттамасы және қолданылуы

Кіріспе

R5000 – бұл 64-бит, екі байттық реті, суперскалярлы, тізбекті орындалатын 2 шығарулы микропроцессор, ол 1996 жылы Quantum Effect Design (QED) компаниясымен әзірленген MIPS IV нұсқаулар жиынтығы архитектурасын (ISA) іске асырады. Жобаға MIPS Technologies, Inc (MTI) компаниясы қаржыландырды, сонымен қатар ол лицензия беруші болды. MTI кейіннен бұл дизайнды Integrated Device Technology (IDT), NEC, NKK және Toshiba компанияларына лицензиялады. R5000, QED R4600 және R4700 микропроцессорларының ізбасары болып табылады, олардың флагмандық жоғары деңгейдегі кіріктірілген микропроцессорлары еді. IDT өз нұсқасын 79RV5000, NEC – VR5000, NKK – NR5000, ал Toshiba – TX5000 деп сатты. R5000, QED компаниясы PMC Sierra компаниясымен сатып алынған кезде сатылды. R5000-нің туындылары бүгінгі күнге дейін кіріктірілген жүйелер үшін өндірілуде.

Пайдаланушылар

R5000 жұмыс станциялары мен серверлік компьютерлерде Silicon Graphics, Inc. (SGI) және Siemens Nixdorf компаниялары қолданды. SGI өздерінің O2 және Indy төмен деңгейдегі жұмыс станцияларында R5000-ді пайдаланды. R5000 сондай-ақ желілік маршрутизаторлар және жоғары сапалы принтерлер сияқты енгізілген жүйелерде де қолданылды. R5000 аркадтық ойын индустриясына еніп, R5000 процессорларымен жабдықталған негізгі тақталарды Atari және Midway компаниялары қолданды. Алғашқыда Cobalt Qube және Cobalt RaQ жүйелері RM5230 және RM5231 модельдерін пайдаланды. Qube 2700 RM5230 микропроцессорымен, ал Qube 2 RM5231 микропроцессорымен жабдықталды. Бастапқы RaQ жүйелері RM5230 немесе RM5231 процессорларымен жабдықталған, бірақ кейінгі модельдерде AMD K6 2 чиптері, ал соңғы модельдерде Intel Pentium III процессорлары қолданылды.

Тарих

Бастапқы жол картасында 1996 жылдың басында 200 МГц, 1996 жылдың соңында 250 МГц жиілігінде жұмыс істеу көзделген, ал 1997 жылы R5000A пайда болды. R5000 1996 жылдың қаңтар айында ұсынылды, бірақ 200 МГц-қа жете алмады, ең жоғасы 180 МГц болды. Бұл процессор төменгі деңгейдегі жұмыс станциясы микропроцессоры ретінде нарыққа шығарылғанда, IBM және Motorola PowerPC 604, HP PA 7300LC және Intel Pentium Pro процессорларымен бәсекелесті.

Сипаттама

R5000 – екі жолды суперскалярлық архитектура, ол нұсқауларды ретімен орындайды. R5000 бір мезгілде бүтін сан және қалқыма нүктелік нұсқауларды іске асыра алады. Онда бүтін сан нұсқаулары үшін қарапайым құбыр және транзисторларды үнемдеу және құныны азайту үшін қалқыма нүктелік құбыр бар. R5000 шығын себептерінен динамикалық тармақ болжамын қолданбады. Оның орнына, MIPS II архитектурасында алғаш рет енгізілген тармақ нұсқауларында компилятор енгізген мәліметтерді пайдаланып, тармақтың орындалу ықтималдығын анықтау үшін статикалық тәсілді қолданады. R5000 үлкен L1 кэштерімен ерекшеленеді, бұл QED компаниясының ерекшелігі, олардың дизайнерлері үлкен кэштермен жабдықталған қарапайым архитектураларды ұсынады. R5000 екі L1 кэшін қамтиды: біреуі нұсқаулар үшін, екіншісі деректер үшін. Екеуінің де сыйымдылығы 32 КБ. Кэштер екі жолды ассоциативті, 32 байттық жол өлшеміне ие және виртуалды түрде индекстеледі, физикалық түрде таңбаланады. Нұсқаулар нұсқау кэшін енгізер кезде, әрбір нұсқауға төрт бит қосылып, алдын ала декодталады. Бұл төрт бит нұсқаулардың бірге орындалу мүмкіндігін және олардың қай орындау блогында орындалатынын көрсетеді. Бұл суперскалярлық нұсқауларды іске асыруға көмектеседі, себебі тәуелділіктерді және қақтығыстарды тексерудің бір бөлігін маңызды жолдан шығарады. Бүтін сан блогы көбейту және бөлуден басқа, көптеген нұсқауларды бір циклдік задерт және өнімділікпен орындайды. 32 биттік көбейтудің задерт уақыты 5 цикл, ал өнімділігі 4 цикл. 64 биттік көбейтудің қосымша 4 циклдік задерт уақыты және жартылай өнімділігі бар. 32 биттік бүтін сандар үшін бөлудің задерт уақыты мен өнімділігі 36 циклды құрайды, ал 64 биттік бүтін сандар үшін бұл көрсеткіштер 68 циклға дейін жетеді. Қалқыма нүктелік блок (FPU) төмен құн үшін және SGI компаниясына пайда әкелу үшін жылдам, бір дәлдікті (32 бит) архитектура болып табылады, олардың орта деңгейдегі 3D графикалық жұмыс станциялары 3D графикалық қолданбалар үшін негізінен бір дәлдікті математикаға сүйенді. Ол толыққанды құбырлы болғандықтан, R4700-ге қарағанда айтарлықтай жақсы. R5000 MIPS IV ISA-ның көбейту-қосу нұсқауын іске асырады. Бір дәлдікті қосу, көбейту және көбейту-қосудың задерт уақыты 4 циклды, ал өнімділігі 1 циклды құрайды. Бір дәлдікті бөлудің задерт уақыты 21 циклды, ал өнімділігі 19 циклды құрайды, ал квадрат түбірдің задерт уақыты 26 циклды, ал өнімділігі 38 циклды құрайды. Бөлу және квадрат түбір құбырланбаған. Екі рет дәлдікті сандармен жұмыс істейтін нұсқаулардың задерт уақыты мен өнімділігі айтарлықтай жоғары, тек қосу нұсқауында задерт уақыты мен өнімділігі бірдей. Көбейту және көбейту-қосудың задерт уақыты 5 циклды, ал өнімділігі 2 циклды құрайды. Бөлудің задерт уақыты 36 циклды, ал өнімділігі 34 циклды құрайды. Квадрат түбірдің задерт уақыты 68 циклды, ал өнімділігі 66 циклды құрайды. R5000 512 КБ, 1 МБ және 2 МБ сыйымдылықты қолдайтын интеграцияланған L2 кэш контроллеріне ие. L2 кэші SysAD шинасын сыртқы интерфейспен бөліседі. Кэш арнайы синхронды SRAM (SSRAM) құрылғыларымен жасалған. Микропроцессор басқа MIPS микропроцессорларымен де қолданылатын SysAD шинасын пайдаланады. Шина мультиплекстелген (адрес және деректер сымдардың бір жиынтығын бөліседі) және 100 МГц дейінгі сағат жиілігінде жұмыс істей алады. Бастапқы R5000 көп процессорлық өңдеуді қолдамады, бірақ болашақта осы мүмкіндікті қосу үшін сегіз контактілік тіреуіш резервтелген. QED өндіріссіз компания болғандықтан, өзіндік дизайнды өндірмеді. R5000 IDT, NEC және NKK компанияларымен өндірілді. Үш компания да R5000-ді 0,35 мкм толықтырылған металл-оксидті жартылай өткізгіш (CMOS) технологиясында, бірақ әртүрлі процестік ерекшеліктермен жасады. IDT R5000-ді екі деңгейлі поликремний және үш деңгейлі алюминий байланысы бар технологияда жасады. Поликремнийдің екі деңгейі IDT-ге төрт транзисторлы SRAM жасушасын пайдалануға мүмкіндік берді, нәтижесінде транзисторлардың саны 3,6 миллионға жетті және кристалдың өлшемі 8,7 мм × 9,7 мм (84,39 мм2) болды. NEC және NKK R5000-ді бір деңгейлі поликремний және үш деңгейлі алюминий байланысы бар технологияда жасады. Поликремнийдің қосымша деңгейі болмағандықтан, екі компания да алты транзисторлы SRAM жасушасын пайдалануға мәжбүр болды, нәтижесінде транзисторлардың саны 5,0 миллионға жетті және шамамен 87 мм2 ауданы бар үлкен кристал пайда болды. MTI 80-90 мм2 диапазонында кристал өлшемдерін мәлімдеді. Екі нұсқадағы транзисторлардың 0,8 миллионы логикалық схемалар үшін, ал қалғаны кэштерде болды. Ол 272 контактілі пластикалық шарлы тор массивінде (BGA) немесе 223 контактілі керамикалық тіреуіш массивінде (PGA) орналастырылды. Бұл микропроцессор ескі MIPS микропроцессорларымен контактілік үйлесімді емес.

The R5000 is a two way superscalar design that executes instructions in order. The R5000 could simultaneously issue an integer and a floating point instruction. It had one simple pipeline for integer instructions and another for floating point to save transistors and die area to reduce cost. The R5000 did not perform dynamic branch prediction for cost reasons. Instead it uses a static approach, utilizing the hints encoded by the compiler in the branch likely instructions first introduced in the MIPS II architecture to determine how likely a branch is taken. The R5000 had large L1 caches, a distinct characteristic of QED, whose designers favored simple designs with large caches. The R5000 had two L1 caches, one for instructions and the other for data. Both have a capacity of 32 KB. The caches are two way set associative, have a 32 byte line size, and are virtually indexed, physically tagged. Instructions were predecoded as they enter the instruction cache by appending four bits to each instruction. These four bits specify whether can be issued together and which execution unit they are executed by. This assisted superscalar instruction issue by moving some of the dependency and conflict checking out of the critical path. The integer unit executes most instructions with a one cycle latency and throughput except for multiply and divide. 32 bit multiplies have a five cycle latency and a four cycle throughput. 64 bit multiplies have an extra four cycles of latency and half the throughput. Divides have a 36 cycle latency and throughput for 32 bit integers, and for 64 bit integers, they are increased to 68 cycles. The floating point unit (FPU) was a fast single precision (32 bit) design, for reduced cost and to benefit SGI, whose mid range 3D graphics workstations relied mostly on single precision math for 3D graphics applications. It was fully pipelined, which made it significantly better than that of the R4700. The R5000 implements the multiply add instruction of the MIPS IV ISA. Single precision adds, multiplies and multiply adds have a four cycle latency and a one cycle throughput. Single precision divides have a 21 cycle latency and a 19 cycle throughput, while square roots have a 26 cycle latency and a 38 cycle throughput. Division and square root was not pipelined. Instructions that operate on double precision numbers have a significantly higher latency and lower throughput except for add, which has identical latency and throughput with single precision add. Multiply and multiply add have a five cycle latency and a two cycle throughput. Divide has a 36 cycle latency and a 34 cycle throughput. Square root has a 68 cycle latency and a 66 cycle throughput. The R5000 had an integrated L2 cache controller that supported capacities of 512 KB, 1 MB and 2 MB. The L2 cache shares the SysAD bus with the external interface. The cache was built with custom synchronous SRAMs (SSRAMs). The microprocessor uses the SysAD bus that is also used by several other MIPS microprocessors. The bus is multiplexed (address and data share the same set of wires) and can operate at clock frequencies up to 100 MHz. The initial R5000 did not support multiprocessing, but the package reserved eight pins for the future addition of this feature. QED was a fabless company and did not fabricate their own designs. The R5000 was fabricated by IDT, NEC and NKK. All three companies fabricated the R5000 in a 0.35 μm complementary metal–oxide–semiconductor (CMOS) process, but with different process features. IDT fabricated the R5000 in a process with two levels of polysilicon and three levels of aluminium interconnect. The two levels of polysilicon enabled IDT to use a four transistor SRAM cell, resulting in a transistor count of 3.6 million and a die that measured 8.7 mm by 9.7 mm (84.39 mm2). NEC and NKK fabricated the R5000 in a process with one level of polysilicon and three levels of aluminium interconnect. Without an extra level of polysilicon, both companies had to use a six transistor SRAM cell, resulting in a transistor count of 5.0 million and a larger die with an area of around 87 mm2. Die sizes in the range of 80 to 90 mm2 were claimed by MTI. 0.8 million of the transistors in both versions were for logic, and the remainder contained in the caches. It was packaged in a 272 ball plastic ball grid array (BGA) or 223 pin ceramic pin grid array (PGA). It was not pin compatible with any previous MIPS microprocessor.

Деривативтер

1990 жылдардың соңында Quantum Effect Design компаниясы MTI компаниясынан MIPS микропроцессорларын өндіру және сату лицензиясын алды және жаңа бизнес-моделін көрсету үшін Quantum Effect Devices деп атауын өзгертті. Компанияның алғашқы өнімдері RM52xx отбасының мүшелері болды, олар бастапқыда RM5230 және RM5260 екі моделінен тұрды. Бұл туралы 1997 жылдың 24 наурызында хабарланды. RM5230 бастапқыда 100 және 133 МГц, ал RM5260 133 және 150 МГц жиіліктерінде қолжетімді болды. 1997 жылдың 29 қыркүйегінде жаңа 150 және 175 МГц RM5230, сондай-ақ 175 және 200 МГц RM5260 ұсынылды. RM5230 және RM5260 екеуі де R5000 процессорларының туындылары болып табылады және негізгі кэштерінің көлемімен (32 КБ орнына 16 КБ), жүйелік интерфейстерінің енімен (RM5230 32 биттік 67 МГц SysAD шинасына, ал RM5260 64 биттік 75 МГц SysAD шинасына ие) және сандық сигналды өңдеуге арналған көбейту-қосу және үш операндты көбейту нұсқауларын қосу арқылы ерекшеленеді. Бұл микропроцессорлар TSMC (Taiwan Semiconductor Manufacturing Company) компаниясымен 0,35 мкм технологиясы бойынша үш деңгейлі өзара байланыспен жасалған. Олар Amkor Technology компаниясымен Power Quad 4 корпусында, RM5230 128 контактілі, ал RM5260 208 контактілі нұсқада жинақталды. Кейіннен RM52xx отбасына 1997 жылдың 29 қыркүйегінде Embedded Systems конференциясында жарияланған RM5270 қосылды. Жоғары деңгейдегі кіріктірілген қосымшаларға арналған RM5270 150 және 200 МГц жиіліктерінде қолжетімді болды. Жақсартулардың арасында 2 МБ дейін қолдайтын чиптегі екінші деңгейлі кэш контроллері болды. SysAD шинасы 64 биттік және 100 МГц жиілікте жұмыс істей алады. Ол RM7000-ге толық үйлесімді 304 контактілі Super BGA (SBGA) корпусында орналастырылды және RM7000-ге көшу жолы ретінде ұсынылды. 1998 жылдың 20 шілдесінде RM52x1 отбасы жарияланды. Отбасы RM5231, RM5261 және RM5271 модельдерінен тұрды. Бұл микропроцессорлар RM52x0 отбасынан шыққан, 0,25 мкм технологиясы бойынша төрт деңгейлі металлдан жасалған құрылғылардың туындылары болды. RM5231 бастапқыда 150, 200 және 250 МГц жиіліктерінде, ал RM5261 және RM5271 250 және 266 МГц жиіліктерінде қолжетімді болды. 1999 жылдың 6 шілдесінде 300 МГц RM5271 процессор 10 000 данаға 140 АҚШ долларынан сатылды. RM52x1 бұрынғы отбасымен салыстырғанда үлкен 32 КБ негізгі кэшпен және 125 МГц дейін такттық жиілікті қолдайтын жылдам SysAD шинасымен жақсартылды. QED компаниясын PMC Sierra сатып алғаннан кейін RM52xx және RM52x1 отбасылары PMC Sierra өнімдері ретінде жалғастырылды. PMC Sierra 2001 жылдың 4 сәуірінде RM52x1 отбасының екі туындысын – RM5231A және RM5261A ұсынды. Бұл микропроцессорлар TSMC компаниясымен 0,18 мкм технологиясы бойынша өндірілді және бұрынғы құрылғылардан жоғары такттық жиіліктерімен және төмен қуат тұтынуымен ерекшеленеді. RM5231A 250-350 МГц, ал RM5261A 250-400 МГц такттық жиіліктерінде қолжетімді болды. Sony PlayStation 2 консолінде қолданылатын R5900 – бұл R5000 процессордың өңделген нұсқасы, Emotion Engine деп аталады, оған арнайы нұсқаулар/деректер кэшінің орналасуы және Sony-дің меншік 107 векторлық SIMD мультимедиялық кеңейтімдері (MMI) енгізілген. Оның жеке FPU-ы R5000 процессорларында қолданылатын FPU-дан айырмашылығы IEEE 754 стандартына сәйкес келмейді. Сонымен қатар, ол арнайы векторлық копроцессорлар үшін синхронизациялық контроллер ретінде жұмыс істейтін екінші MIPS ядросына ие, бұл сол кезде негізінен процессорда есептелген 3D математика үшін маңызды болды.

In the late 1990s, Quantum Effect Design acquired a license to manufacture and sell MIPS microprocessors from MTI and became a microprocessor vendor, changing its name to Quantum Effect Devices to reflect its new business model. The company's first products were members of the RM52xx family, which initially consisted of two models, the RM5230 and RM5260. These were announced on 24 March 1997. The RM5230 was initially available at 100 and 133 MHz, and the RM5260 at 133 and 150 MHz. On 29 September 1997, new 150 and 175 MHz RM5230s were introduced, as were 175 and 200 MHz RM5260s. Both the RM5230 and RM5260 are derivatives of the R5000 and differ in the size of their primary caches (16 KB each instead of 32 KB), the width of their system interfaces (the RM5230 has a 32 bit 67 MHz SysAD bus, and the RM5260 a 64 bit 75 MHz SysAD bus), and the addition of multiply add and three operand multiply instructions for digital signal processing applications. These microprocessors were fabricated by the Taiwan Semiconductor Manufacturing Company (TSMC) in its 0.35 μm process with three levels of interconnect. They were packaged by Amkor Technology in its Power Quad 4 packages, the RM5230 in a 128 pin version, and the RM5260 in a 208 pin version. The RM52xx family was later joined by the RM5270, which was announced at the Embedded Systems Conference on 29 September 1997. Intended for high end embedded applications, the RM5270 was available at 150 and 200 MHz. Improvements were the addition of an on chip secondary cache controller that supported up to 2 MB of cache. The SysAD bus is 64 bits wide and can operate at 100 MHz. It was packaged in a 304 pin Super BGA (SBGA) that was pin compatible with the RM7000 and was offered as a migration path to the RM7000. On 20 July 1998, the RM52x1 family was announced. The family consisted of the RM5231, RM5261, and RM5271. These microprocessors were derivatives of the corresponding devices from the RM52x0 family fabricated in a 0.25 μm process with four levels of metal. The RM5231 was initially available at 150, 200, and 250 MHz; whereas the RM5261 and RM5271 were available at 250 and 266 MHz. On 6 July 1999, a 300 MHz RM5271 was introduced, priced at US$140 in quantities of 10,000. The RM52x1 improved upon the previous family with larger 32 KB primary caches and a faster SysAD bus that supported clock rates up to 125 MHz. After QED was acquired by PMC Sierra, the RM52xx and RM52x1 families were continued as PMC Sierra products. PMC Sierra introduced two RM52x1 derivatives, the RM5231A and RM5261A, on 4 April 2001. These microprocessors were fabricated by TSMC in its 0.18 μm process and differ from the previous devices by featuring higher clock rates and lower power consumption. The RM5231A was available at clock rates of 250 to 350 MHz, and the RM5261A from 250 to 400 MHz. R5900 used in Sony's PlayStation 2 is a modified version of R5000 CPU dubbed the Emotion Engine with a customized instruction/data cache arrangement and Sony's proprietary 107 vector SIMD Multimedia Extensions(MMI). Its custom FPU is not IEEE 754 compliant unlike FPUs used by R5000. It also has a second MIPS core which acted as a sync controller for specialized vector coprocessors, important for 3D math which at the time was principally computed on the CPU.