Ағылшыншамен салыстырыңыз: абзацты басыңыз — түпнұсқа терезеде ашылады. Абзац астындағы EN түймесі оны мәтін ішінде көрсетеді.
Кіріспе
Компьютерлік шина
Computer bus
Unibus – Массачусетс штатының Мейнард қаласында Digital Equipment Corporation (DEC) компаниясы PDP 11 және алғашқы VAX жүйелерімен қолданған бірнеше компьютерлік шина мен артқы панельдің ең алғашқы дизайны. Unibus 1969 жыл шамасында Гордон Белл және студент Харольд Макфарланд Карнеги-Меллон университетінде оқып жүргенде жасады. Атауы шинаның біріктірілген сипатына сілтеме жасайды; Unibus орталық процессордың негізгі жадпен байланысуына мүмкіндік беретін жүйелік шина ретінде, сондай-ақ перифериялық құрылғыларға деректерді жіберуге және қабылдауға мүмкіндік беретін перифериялық шина ретінде қолданылды. Бұрын бөлек болған осы шиналарды біріктіру сыртқы құрылғыларға тікелей жадқа кіруді (DMA) оңай жүзеге асыруға және құрылғы драйверлерін жасауды жеңілдетті, себебі басқару және деректер алмасу барлығы жадқа бейімделген I/O арқылы жүргізілді. Unibus физикалық тұрғыдан үлкен болды, бұл Q шинасын енгізуге алып келді, ол кейбір сигналдарды пин санының азаюы үшін мультиплекстеді. Жоғары өнімді PDP жүйелері Fastbus қолданды, ол негізінен бір шинада екі Unibus-ті біріктіргендей болды. Кейін бұл жүйе Massbus-пен алмастырылды, ол VAX және соңғы үлгідегі PDP 11 жүйелерінде енгізілген арнайы I/O шинасы.
The Unibus was the earliest of several computer bus and backplane designs used with PDP 11 and early VAX systems manufactured by the Digital Equipment Corporation (DEC) of Maynard, Massachusetts. The Unibus was developed around 1969 by Gordon Bell and student Harold McFarland while at Carnegie Mellon University. The name refers to the unified nature of the bus; Unibus was used both as a system bus allowing the central processing unit to communicate with main memory, as well as a peripheral bus, allowing peripherals to send and receive data. Unifying these formerly separate busses allowed external devices to easily perform direct memory access (DMA) and made the construction of device drivers easier as control and data exchange was all handled through memory mapped I/O. Unibus was physically large, which led to the introduction of Q bus, which multiplexed some signals to reduce pin count. Higher performance PDP systems used Fastbus, essentially two Unibusses in one. The system was later supplanted by Massbus, a dedicated I/O bus introduced on the VAX and late model PDP 11s.
Техникалық ерекшеліктер
Unibus 72 сигналдан тұрады, әдетте әр басылған тізбек тақтасында екі 36 контактілі жиектік қосылыс арқылы жалғанады. Қуат және жер сызықтарын есептемегенде, ол әдетте 56 сызықтық шина ретінде белгілі. Ол артқы панельде немесе кабельде орналасуы мүмкін. Бір Unibus сегментіне 20 түйінге дейін (құрылғылар) қосылуы мүмкін; қосымша сегменттер шина қайталағышы арқылы жалғануы мүмкін. Шина толық асинхронды болып табылады, бұл жылдам және баяу құрылғылардың біріктірілуіне мүмкіндік береді. Ол келесі шина басшысын таңдау (арбитраж) процесін ағымдағы шина басшысы деректерді беруді аяқтамаған кезде қабаттастыруға мүмкіндік береді. 18 адрес жолы 256 КБ дейін адрестеуге мүмкіндік береді. Әдетте, жоғарғы 8 КБ PDP 11 архитектурасында қолданылатын жадқа бейімделген кіріс-шығыс құрылғыларының тіркелгіштеріне резервтеледі. Дизайн жүйеде қажетті артық логика мөлшерін қасақана азайтады. Мысалы, жүйеде әрқашан басшы құрылғылардан гөрі бағынышты құрылғылар көп болады, сондықтан асинхронды деректерді беруді жүзеге асыру үшін қажетті күрделі логиканың көп бөлігі салыстырмалы түрде аз ғана басшы құрылғыларға орналастырылады. Үзілістер үшін тек үзіліс өңдеу процесі күрделі уақыт логикасын қамтуы керек. Нәтижесінде, көптеген кіріс-шығыс контроллерлерін қарапайым логикамен жүзеге асыруға болады, ал маңызды логиканың көп бөлігі арнайы MSI микросхемасы ретінде жүзеге асырылады.
The Unibus consists of 72 signals, usually connected via two 36 way edge connectors on each printed circuit board. When not counting the power and ground lines, it is usually referred to as a 56 line bus. It can exist within a backplane or on a cable. Up to 20 nodes (devices) can be connected to a single Unibus segment; additional segments can be connected via a bus repeater. The bus is completely asynchronous, allowing a mixture of fast and slow devices. It allows the overlapping of arbitration (selection of the next bus master) while the current bus master is still performing data transfers. The 18 address lines allow the addressing of a maximum of 256 KB. Typically, the top 8 KB is reserved for the registers of the memory mapped I/O devices used in the PDP 11 architecture. The design deliberately minimizes the amount of redundant logic required in the system. For example, a system always contains more slave devices than master devices so most of the complex logic required to implement asynchronous data transfers is forced into the relatively few master devices. For interrupts, only the interrupt fielding processor needs to contain the complex timing logic. The result is that most I/O controllers can be implemented with simple logic, and most of the critical logic is implemented as a custom MSI IC.