Введение
Компьютерная шина
Unibus была самой ранней из нескольких компьютерных шин и конструкций материнской платы, использовавшихся с PDP 11 и ранними системами VAX, производимыми компанией Digital Equipment Corporation (DEC) в Мейнарде, штат Массачусетс. Unibus была разработана около 1969 года Гордоном Беллом и студентом Гарольдом Макфарландом, когда они работали в Университете Карнеги-Меллона. Название отражает унифицированную природу шины; Unibus использовалась как системная шина, обеспечивающая связь центрального процессора с оперативной памятью, так и как периферийная шина, позволяющая периферийным устройствам отправлять и получать данные. Объединение этих ранее раздельных шин позволило внешним устройствам легко выполнять прямой доступ к памяти (DMA) и упростило разработку драйверов устройств, поскольку управление и обмен данными осуществлялись через ввод-вывод с отображением в память. Unibus была физически большой, что привело к созданию Q-шины, которая мультиплексировала некоторые сигналы для уменьшения количества контактов. Более производительные системы PDP использовали Fastbus, который по сути представлял собой два Unibus в одном. Позже система была заменена Massbus – специализированной шиной ввода-вывода, представленной в системах VAX и поздних моделях PDP 11.
Технические спецификации
Unibus состоит из 72 сигналов, обычно подключаемых через два 36-контактных краевых разъема на каждой печатной плате. Без учета линий питания и заземления, он обычно называется 56-линейной шиной. Unibus может быть реализован как на задней панели, так и в виде кабеля. К одному сегменту Unibus можно подключить до 20 узлов (устройств); дополнительные сегменты могут быть подключены через повторитель шины. Шина полностью асинхронна, что позволяет использовать как быстрые, так и медленные устройства. Она обеспечивает перекрытие процессов арбитража (выбора следующего управляющего устройства шиной) во время выполнения передачи данных текущим управляющим устройством. 18 линий адреса позволяют адресовать до 256 КБ памяти. Как правило, верхние 8 КБ зарезервированы для регистров устройств ввода-вывода с отображением в память, используемых в архитектуре PDP-11. Конструкция намеренно минимизирует объем избыточной логики, необходимой в системе. Например, в системе всегда больше ведомых устройств, чем управляющих, поэтому большая часть сложной логики, необходимой для реализации асинхронной передачи данных, сосредоточена в относительно небольшом количестве управляющих устройств. Для обработки прерываний сложная логика синхронизации требуется только процессору обработки прерываний. В результате большинство контроллеров ввода-вывода могут быть реализованы с использованием простой логики, а большая часть критически важной логики реализована в виде специализированной MSI-микросхемы.