Q шинасы және МПИ: PDP және MicroVAX жүйелерінің параллель интерфейсі
Q-Bus
Q шинасы – PDP және MicroVAX жүйелерінде қолданылған, Digital Equipment Corporation өндірген технология. Unibus-қа қарағанда арзан, кеңейтілген адрестеу және дерек беру мүмкіндіктері бар.
Ағылшыншамен салыстырыңыз: абзацты басыңыз — түпнұсқа терезеде ашылады. Абзац астындағы EN түймесі оны мәтін ішінде көрсетеді.
Мазмұны
Кіріспе
Q шинасы, сондай-ақ LSI 11 шинасы деп аталады, бұрын Массачусетс штатының Мейнард қаласындағы Digital Equipment Corporation компаниясы өндірген PDP және MicroVAX компьютерлік жүйелерінде қолданылған бірнеше шина технологияларының бірі. Q шинасы – Unibus-тың неғұрлым арзан нұсқасы, адрестік және дерек сигналдары бірдей сымдарды пайдаланады. Бұл, негізгі функционалдық мүмкіндіктерді физикалық тұрғыдан кішірек және арзанрақ көлемде жүзеге асыруға мүмкіндік береді. Уақыт өте келе Q шинасының физикалық адрестік диапазоны 16-дан 18-ге, содан кейін 22 битке дейін кеңейтілді. Q шинасына блоктап беру режимдері де қосылды.
Computer bus
The Q bus, also known as the LSI 11 Bus, is one of several bus technologies used with PDP and MicroVAX computer systems previously manufactured by the Digital Equipment Corporation of Maynard, Massachusetts. The Q bus is a less expensive version of Unibus using multiplexing so that address and data signals share the same wires. This allows both a physically smaller and less expensive implementation of essentially the same functionality. Over time, the physical address range of the Q bus was expanded from 16 to 18 and then 22 bits. Block transfer modes were also added to the Q bus.
Логикалық азайту
Unibus-тегі сияқты, сигнализация мұқият оңтайландырылды, сондықтан бүкіл автобус жүйесінде ең аз логикалық схемалар қолданылады. Асинхронды сигнализация пайдаланылады, бірақ адрестер мен деректердің уақытын келістіру қазіргі автобус шеберінің жауапкершілігінде, бұл автобусқа бағынышты құрылғылардың күрделілігін азайтады. Сәтті аяқталмаған автобус циклдерінің уақытын бақылау жауапкершілігі де бас құрылғыларға жүктеледі. Сол сияқты, үзіліс транзакцияларын өңдеудің барлық қиындықтары жүйедегі бір ғана үзіліс процессорда (PDP 11 немесе VAX 11 компьютері) шоғырландырылған.
As with the Unibus, the signaling was carefully optimized so that the minimum amount of logic is required across the entire bus system. Asynchronous signaling is used but de skewing of addresses and data is the responsibility of the current bus master, minimizing the complexity of the bus slave devices. The responsibility for timing out failed bus cycles also is placed in the master devices. Similarly, the complexities of handling interrupt transactions are concentrated into the single Interrupt Fielding Processor (the PDP 11 or VAX 11 computer) in the system.
Бір-біріне үйлесімділік
Q автобусының дизайны рухы және егжей-тегжейлі іске асыру тұрғысынан Unibus дизайнымен тығыз байланысты болды. Digital және үшінші тараптардан Q шинасы құрылғыларын Unibus негізіндегі компьютерлерге қосуға, сондай-ақ керісінше қосуға мүмкіндік беретін адаптерлер қолжетімді болды. Көптеген I/O құрылғылары Unibus немесе Q шинасы нұсқаларында ұсынылды; осы құрылғылардың кейбіреулерінде шағын айырмашылықтар болса, көптеген басқалары дерлік бірдей болды.
The design of the Q bus was very closely related to the design of the Unibus both in spirit and in detailed implementation. Adapters were available from Digital and from third parties that allow Q bus devices to be connected to Unibus based computers and vice versa. A number of I/O devices were available in either Unibus or Q bus flavors; some of these devices have minor differences while many others were essentially identical.
Кеңес клондары
Кеңес жүйелерінде (1801 сериялы CPU-ны қараңыз), Q Bus архитектурасы МПИ (Магистральный Параллельный Интерфейс, немесе параллельді шина интерфейсі) деп аталады. Оның басты ерекшелігі – бір шинада төрт процессорды қолдау мүмкіндігі. Басқа жағынан, ол толығымен екілік және стандартты Q Bus-пен электрлік тұрғыдан үйлесімді, қосқыштардың физикалық орналасуын есептемегенде.
In Soviet systems (see 1801 series CPU), the Q Bus architecture is called МПИ (Магистральный Параллельный Интерфейс, or parallel bus interface). Its main difference is that it supports up to four processors on the same bus. Otherwise it is completely binary and electrically compatible with the standard Q Bus, except for the physical layout of connectors.
Интерфейстер
Q Bus үшін интерфейс карталарының кең спектрі қолжетімді. Әртүрлі Q шинасы модульдері екі есе кеңдікке (екі жиынтық ұштар, орнатудың жалпы енінің жартысы) немесе төрт есе кеңдікке (төрт жиынтық ұштар, орнатудың толық ені) ие болуы мүмкін, бұл модульдің Q шинасы орнату ұясының жартысын немесе толығымен иеленетінін көрсетеді.
A wide range of interface cards are available for the Q Bus. Various Q bus modules can be dual width (two sets of fingers, half the total width of the mounting), or quad width (four sets of fingers, the full width of the mounting), indicating that the module occupies one half of or all of the Q bus mounting slot, respectively.