AMD Am29000 микропроцессорлары мен микроконтроллерлері

Кіріспе

RISC микропроцессорлар мен микроконтроллерлер отбасы

AMD Am29000, көбінесе 29k деп қысқартылатын, Advanced Micro Devices (AMD) компаниясымен әзірленген және өндірілген 32 биттік RISC микропроцессорлар мен микроконтроллерлер отбасы. Беркли RISC негізінде құрылған 29k бірқатар маңызды жақсартуларды қосты. Бір кезде олар нарықтағы ең танымал RISC чиптері болды және әртүрлі өндірушілердің лазерлік принтерлерінде кеңінен қолданылды. 1984–1985 жылдар аралығында әзірленген, 1987 жылдың наурыз айында жарияланған және 1988 жылдың мамыр айында шығарылған бастапқы Am29000 бірнеше нұсқалармен толықтырылды, соңғысы 1995 жылы Am29040 болды. 29050 моделі цикл ішінде бір көбейту-қосу операциясын орындай алатын қозғалатын нүктелік процессорды алғаш рет енгізгенімен ерекшеленді. AMD 1995 жылдың соңына дейін суперскалярлық нұсқаны жобалап жатты, бірақ 29k-нің дамуын тоқтатты, себебі дизайн тобы бизнестің PC (x86) бөлімін қолдауға ауыстырылды. AMD-нің қалған кіріктірілген бизнесі 80186 негізіндегі кіріктірілген 186 отбасына қайта бағытталды. Ол кезде AMD-нің көп бөлігі ресурстары үстелдік компьютерлерге арналған жоғары өнімділіктегі x86 процессорларына шоғырландырылды, ал AMD K5 жасау үшін 29k жобаларының көптеген идеялары мен бөліктері пайдаланылды.

Дизайн

29k сол Беркли RISC дизайнынан дамыды, ол Sun SPARC, Intel i960, ARM және RISC V-ге әкелді.

Беркли RISC-ден алынған кейбір дизайндарда қолданылатын дизайн элементтерінің бірі – тіркелім терезелері, процедураларды шақыруды айтарлықтай жылдамдатуға арналған әдіс. Идея – үлкен тізілімдер жиынтығын стек ретінде пайдалану, шақыру кезінде жергілікті деректерді тізілімдер жиынтығына жүктеу және процедура қайта оралған кезде оларды "бос" деп белгілеу. Процедурадан қайтарылатын мәндер "жалпы бетке", яғни SPARC-тағы ең жоғары сегіз тіркелімге (мысалы) орналастырылады. Стенфорд университетінің бәсекелес ерте RISC дизайны, Стенфорд MIPS, сонымен қатар осы тұжырымдаманы қарастырды, бірақ жетілдірілген компиляторлар жалпы мақсаттағы регистрлерді қатты сыммен жабылған терезеден гөрі тиімдірек пайдалана алады деп шешті. Берклидің бастапқы дизайнында, SPARC және i960 терезелердің мөлшері белгілі болды. Тек бір жергілікті айнымалыны пайдаланатын процедура SPARC-те сегіз тіркелімді пайдаланып, бұл қымбат ресурсты ысырап етеді. 29000 осы ертедегі жобалардан айырмашылығы – терезе мөлшері өзгергіш болды. Бұл мысалда тек екі тіркелім қолданылады, біреуі жергілікті айнымалыға, екіншісі қайтару мекенжайына арналған. Сонымен қатар, ол қосымша тіркелімдерді қосты, оның ішінде процедуралық стек үшін сол 128 тіркелім, бірақ жаһандық қол жеткізу үшін тағы 64 тіркелім. Салыстырмалы түрде, SPARC-те барлығы 128 тіркелім бар, ал жалпы жиынтық сегізден тұратын стандартты терезе болды. Бұл өзгеріс 29000-де жұмыс жүктемелерінің кең спектрі бойынша тіркелімдерді пайдалануды әлдеқайда жақсартты. 29000 сонымен қатар тіркелім терезесі стегін жадыда (және теорияда кэште) стекпен кеңейтті. Терезесі толғанда, шақырулар тіркелім стегінің соңынан жадқа шығарылады, ал процедура қайтып келгенде қажет болған жағдайда қалпына келтіріледі. Жалпы, 29000-нің тіркелімді пайдалануы Беркли тұжырымдамаларына негізделген бәсекелестік жобаларға қарағанда әлдеқайда озық болды. Беркли дизайнымен тағы бір айырмашылық – 29000 арнайы мақсаттағы жағдай кодтарының тізілімін қамтымайды. Бұл мақсатта кез келген тіркелімді пайдалануға болады, бұл кейбір кодты күрделендіру есебінен шарттарды оңай сақтауға мүмкіндік береді. Бранч-мақсат кэшінде (29000-де 512 байт және 29050-де 1024 байт) тармақ-мақсат мекенжайында табылған 4 немесе 2 реттік нұсқаулардың жиынтығы сақталады, бұл алынған тармақтар кезінде нұсқауды алудың кідірісін азайтады. 29000-де тармақты болжау жүйесі қамтылмаған, сондықтан тармақ алынса, кешіктіру болды. Бұл 29000-нің бір тармақты кідіртуі бар деген сөз. Буфер бұны филиалдың мақсатты мекенжайынан төрт немесе екі нұсқауды сақтау арқылы жеңілдетті, оларды дереу орындау мүмкін, ал алу буфері жадыдан жаңа нұсқаулармен толтырылды. Виртуалды мекенжай аудармасын қолдау MIPS архитектурасына ұқсас тәсілмен жасалды. 64 жазулы аудармалық қарау буфері (TLB) виртуалды мекенжайлардан физикалық мекенжайларға сәйкестендіруді сақтады, ал аудармаланбаған мекенжай кездескен кезде, нәтижесінде TLB "жетіспеуі" процессордың физикалық жадыға кез-келген тиісті сәйкестендіруді қамтамасыз ету үшін жауапты бағдарламалық процедураға тұтқындалуына әкеледі. MIPS-тен айырмашылығы, TLB-нің жетіспеуі кезінде ауыстырылатын TLB жазуын таңдауға кездейсоқ тіркелімді қолданған, 29000 арнайы lru (ең аз пайдаланылған) тіркелімін ұсынды. 29000-ғауылдағы кейбір өнімдер тек 16 TLB-ны ғана ұсынды, осылайша кремнийдің бір бөлігін шеткі құрылғыларға арнауға мүмкіндік алды. Компенсация ретінде карталау үшін қолданылатын ең үлкен беттің көлемі 8 КБ-дан 16 МБ-ға дейін ұлғайтылды.

One design element used in some of the Berkeley RISC derived designs is the concept of register windows, a technique used to speed up procedure calls significantly. The idea is to use a large set of registers as a stack, loading local data into a set of registers during a call, and marking them "dead" when the procedure returns. Values being returned from the routines would be placed in the "global page", the top eight registers in the SPARC (for instance). The competing early RISC design from Stanford University, the Stanford MIPS, also looked at this concept but decided that improved compilers could make more efficient use of general purpose registers than a hard wired window. In the original Berkeley design, SPARC, and i960, the windows were fixed in size. A routine using only one local variable would still use up eight registers on the SPARC, wasting this expensive resource. It was here that the 29000 differed from these earlier designs, using a variable window size. In this example only two registers would be used, one for the local variable, another for the return address. It also added more registers, including the same 128 registers for the procedure stack, but adding another 64 for global access. In comparison, the SPARC had 128 registers in total, and the global set was a standard window of eight. This change resulted in much better register use in the 29000 under a wide variety of workloads. The 29000 also extended the register window stack with an in memory (and in theory, in cache) stack. When the window filled the calls would be pushed off the end of the register stack into memory, restored as required when the routine returned. Generally, the 29000's register usage was considerably more advanced than competing designs based on the Berkeley concepts. Another difference with the Berkeley design is that the 29000 included no special purpose condition code register. Any register could be used for this purpose, allowing the conditions to be easily saved at the expense of complicating some code. A Branch Target Cache (512 bytes on the 29000 and 1024 bytes on the 29050) stored sets of 4 or 2 sequential instructions found at the branch target address, reducing the instruction fetch latency during taken branches—the 29000 did not include any branch prediction system so there was a delay if a branch was taken. It means the 29000 has a single branch delay slot. The buffer mitigated this by storing four or two instructions from the target address of the branch, which could be run instantly while the fetch buffer was re filled with new instructions from memory. Support for virtual address translation followed a similar approach to that of the MIPS architecture. A 64 entry translation lookaside buffer (TLB) retained mappings from virtual to physical addresses, and upon an untranslated address being encountered, the resulting TLB "miss" would cause the processor to trap to a software routine responsible for providing any appropriate mapping to physical memory. In contrast to the MIPS approach which employed a random register to select the TLB entry to be replaced upon a TLB miss event, the 29000 provided a dedicated lru (least recently used) register. Some products in the 29000 family provided only 16 TLB entries to be able to dedicate part of the silicon to peripherals. To compensate, the maximum page size employed by a mapping was increased from 8 KB to 16 MB.

Нұсқалар

Алғашқы Am29000 1988 жылы шығарылды, құрамында салынған MMU болды, бірақ қозғалатын нүктелік операциялар Am29027 FPU-ға жүктелді. MMU немесе Branch Target Cache жұмыс істемеген құрылғылар Am29005 ретінде сатылды. 1991 жылы өнімдік қатар Am29030 және Am29035 процессорларымен кеңейтілді, олар тиісінше 8 КБ немесе 4 КБ нұсқаулар кэшін қамтыды. Сол кезде Am29050 да қолжетімді болды, чипте кэшсіз, бірақ толық конвейерленген көбейту-қосу операцияларымен, 80% дейін жететін 1 КБ үлкен Branch Target Cache және физикалық мекенжай кэші сияқты 4 жазбалық TLB арқылы жылдамдатылған конвейерленген жүктеме операцияларымен жабдықталды. Бұл суперскалярлық процессор болмаса да, бір цикл ішінде қозғалатын нүктелік және бүтін сан операциясын аяқтауға мүмкіндік берді. Бүтін сан және қозғалатын нүктелік бөлімдерінің әрқайсысы регистрлерге жеке жазу портына ие болды. Ол 1 микрондық технологиямен жасалған 428 000 транзисторды қамтыды, ал тиімді арна ұзындығы 0,8 микронды құрады. 119 мм² Am29040 0,7 микрондық технологиямен жасалған 1,2 миллион транзисторды қамтыды. 29K-ның суперскалярлық нұсқасы жобаланып жатты, бірақ x86 процессорларының пайдасына тоқтатылды. Ол Jaguar кодовый атымен белгіленді, төрт бағытты алты резервтік станцияға жіберуге және нұсқауларды реттілігінен тыс орындауға, содан кейін төрт бағытты зейнеткерлікке шығаруға қабілетті озық дизайн болды. Регистрлік файл бір уақытта төрт оқу және екі жазу операциясын жүргізуге мүмкіндік берді. Нұсқаулар мен деректер кэштерінің көлемі 8 КБ-қа тең болды. Кэштен жүктеу операциялары жадтан жазу операцияларын айналып өтуге мүмкіндік берді. Құны мен нарықтық сегментіне байланысты, чипте FPU болған жоқ. 0,4 микрондық технологиямен 100 МГц жиілікке жету күтілді. AMD x86 үйлесімді K5 процессорлар сериясын жасау үшін шығарылмаған 29K микроархитектурасын пайдаланды. Арифметикалық құрылғылар (ALU) және қайта тапсыру буфері сәл өзгертілген күйінде қолданылды. FPU 29050 процессорынан алынған, бірақ 80 биттік дәлдікке дейін кеңейтілді. K5 нұсқауларын декодтау кезінде x86 нұсқауларын "RISC OPs" форматына аударды, бұл кэштелген нұсқаулардың алдын ала декодталған ақпаратымен жеңілдетілді. AMD суперскалярлық 29K процессорлары K5-ке қарағанда сәл нашар өнімділік көрсетсе де, мөлшерінің айырмасынан қанағаттанарлық бағаға ие болады деп мәлімдеді. 29000 процессорларының жад архитектурасы өнімдік дизайнерлер үшін тартымды болды, оларға сыртқы кэш жадынан бас тартуға және жақсы өнімділікті сақтай отырып, динамикалық RAM-ды тікелей пайдалануға мүмкіндік берді. 29k процессорлары есептеу үдеткіші немесе копроцессор ретінде, әсіресе Macintosh және IBM PC үйлесімді платформаларында қолданылды. Мысалы, Yarc Systems Corporation Macintosh II және PC AT жүйелері үшін 29k негізіндегі "RISC копроцессор" карталарын, Motorola 68020 және 68030 процессорлары бар басқа "CISC копроцессор" карталарын және T800 транспаутер процессорлары бар "параллельді копроцессор" карталарын шығарды. Оның NuSuper (алғашқыда McCray деп аталды) және AT Super карталары Am29000 процессорымен және Am29027 қозғалатын нүктелік үдеткішімен жабдықталды. Мұндай үдеткіш карталар Macintosh II-нің өзінен бірнеше есе жоғары өнімділік көрсетті және DECstation 3100 сияқты RISC жұмыс станцияларымен бәсекелестікке ие болды. Бір жүйеге бірнеше картаны орнатуға болады. Алайда, Macintosh II жүйесінің құны осындай картамен бірге Unix-ті қолдайтын RISC жұмыс станцияларының құнына жақындады. AT Super картасының бағасы шамамен 4600 долларға тең болды және Unix-ті қолдайтыны, Intel i860 процессорын қолданатын ұқсас өнімдермен бәсекелесетіні хабарланды. 29k процессорларын пайдаланған танымал өнімдердің бірі Apple-дің Macintosh IIfx үшін жасалған Macintosh Display Card 8·24 GC болды, ол 30 МГц Am29000 процессорымен, 64 КБ статикалық RAM кэшімен және 2 МБ бейне RAM-мен жабдықталды, сонымен қатар QuickDraw графикалық құралдар жиынтығында пайдалану үшін қосымша 2 МБ динамикалық RAM мүмкіндігі де болды. Картаның осы нұсқасында 29k процессорларының болуы Apple сатқан басқа нұсқалардан ерекшеленді және 24 биттік пикселдік кескіндерді өңдеу кезінде өнімділікті айтарлықтай жақсартты.

The first Am29000 was released in 1988, including a built in MMU but floating point support was offloaded to the Am29027 FPU. Units with failed MMU or Branch Target Cache were sold as the Am29005. In 1991 the line was extended with the Am29030 and Am29035, which included an 8 KB or 4 KB of instruction cache, respectively. By then the Am29050 had also become available, without on chip cache but featuring a floating point unit with fully pipelined multiply–accumulate operations, a larger 1 KB Branch Target Cache with a claimed 80% hit rate, and better pipelined load operations sped up by a 4 entry TLB like Physical Address Cache. Though it is not a superscalar processor, it permits a floating point operation and an integer operation to complete at the same cycle. The integer and floating point sides each have an own write port to the registers. It contained 428,000 transistors on a 1 micron process with a 0.8 micron effective channel length The 119 mm2 Am29040 contained 1.2 million transistors on a 0.7 micron process. A superscalar version of 29K was being designed, but canceled in favor of x86. It was codenamed Jaguar, It was an advanced design, capable of four way dispatch into six reservation stations and speculative out of order execution of instructions, with four way retire. The register file permitted four reads and two writes at once. The caches for instructions and data were 8 KB each. Loads from cache could bypass stores. It had no on chip FPU due to cost reasons and the target market. It was expected to attain 100 MHz frequency on a 0.4 micron process. AMD used the unreleased 29K microarchitecture as the basis of the K5 series of x86 compatible processors. The ALUs were carried over, as was the re order buffer with a slight modification. The FPU was taken from the 29050, but extended to 80 bits precision. The K5 translated the x86 instructions into "RISC OPs" upon decoding, aided by the predecode information held of the cached instructions. AMD claimed that the superscalar 29K would have only a slightly lower performance than the K5, but much lower cost due to the size difference. The memory architecture of the 29000 was a particular attraction for product designers, allowing them to forego external cache memory and to employ dynamic RAM directly while maintaining acceptable performance,

The 29k saw some use as a computational accelerator or coprocessor, particularly on the Macintosh and IBM PC compatible platforms. For instance, Yarc Systems Corporation produced 29k based "RISC coprocessor" cards for Macintosh II and PC AT systems, alongside other "CISC coprocessor" cards featuring Motorola 68020 and 68030 processors, and "parallel coprocessor" cards featuring T800 transputer processors. Its NuSuper (originally named the McCray) and AT Super cards, employing the Am29000 CPU and Am29027 floating point accelerator, Such accelerator cards offered performance several times that of the Macintosh II itself and benchmarked competitively with RISC workstations such as the DECstation 3100. Multiple cards could also be fitted to a system. However, the cost of a Macintosh II system combined with such a card approached that of established RISC workstations running Unix. The AT Super was priced at around $4,600 and was reported as running Unix, competing with similar products employing Intel's i860 processor. One notable product utilising the 29k was Apple's Macintosh Display Card 8·24 GC for its Macintosh IIfx, featuring a 30 MHz Am29000 processor, 64 KB static RAM cache, and 2 MB of video RAM, with the option of an additional 2 MB of dynamic RAM for use by the QuickDraw graphical toolkit. The inclusion of the 29k differentiated this particular version of the card from other versions sold by Apple, significantly improving performance when handling 24 bits per pixel images.