Семейство микропроцессоров и микроконтроллеров AMD Am29000

Введение

AMD Am29000, обычно сокращаемый до 29k, — это семейство 32-битных микропроцессоров и микроконтроллеров с архитектурой RISC, разработанных и производимых компанией Advanced Micro Devices (AMD). Основанный на основополагающей архитектуре Berkeley RISC, 29k включал в себя ряд значительных усовершенствований. В течение некоторого времени эти чипы были самыми популярными RISC-чипами на рынке и широко использовались в лазерных принтерах различных производителей. Разработка началась в 1984–1985 годах, анонс состоялся в марте 1987 года, а выпуск — в мае 1988 года. За первоначальным Am29000 последовало несколько версий, последней из которых была Am29040 в 1995 году. Модель 29050 была примечательна тем, что одной из первых получила блок вычислений с плавающей точкой, способный выполнять одну операцию умножения-сложения за цикл. AMD разрабатывала суперскалярную версию до конца 1995 года, когда разработка 29k была прекращена, поскольку команда разработчиков была переведена для поддержки направления ПК (x86). Оставшаяся часть встраиваемого бизнеса AMD была переориентирована на семейство встраиваемых 186, основанное на производных 80186. К тому времени основная часть ресурсов AMD была сосредоточена на высокопроизводительных процессорах x86 для настольных ПК, при этом многие идеи и отдельные компоненты конструкций 29k были использованы при создании AMD K5.

Дизайн

29k был разработан на основе той же архитектуры Berkeley RISC, что и Sun SPARC, Intel i960, ARM и RISC V.

Одной из конструктивных особенностей, используемых в некоторых системах, основанных на Berkeley RISC, является концепция окон регистров – техника, позволяющая значительно ускорить вызовы процедур. Идея заключается в использовании большого набора регистров в качестве стека, загружая локальные данные в регистры во время вызова и помечая их как "неиспользуемые" при возврате из процедуры. Возвращаемые значения помещались в "глобальную страницу", то есть в верхние восемь регистров SPARC (например). Конкурирующая ранняя RISC-архитектура от Стэнфордского университета, Stanford MIPS, также рассматривала эту концепцию, но пришла к выводу, что оптимизированные компиляторы могут более эффективно использовать регистры общего назначения, чем фиксированные окна. В оригинальной архитектуре Berkeley, SPARC и i960 размер окон был фиксированным. Процедура, использующая всего одну локальную переменную, все равно занимала восемь регистров SPARC, расточительно используя этот дорогостоящий ресурс. Именно здесь 29000 отличался от этих более ранних разработок, используя окна переменного размера. В этом примере использовались бы только два регистра: один для локальной переменной, другой – для адреса возврата. Также было добавлено больше регистров, включая те же 128 регистров для стека процедур, но дополнительно 64 регистра для глобального доступа. Для сравнения, SPARC имел в общей сложности 128 регистров, а глобальный набор составлял стандартное окно из восьми. Это изменение привело к значительно более эффективному использованию регистров в 29000 при различных рабочих нагрузках. 29000 также расширил стек окон регистров стеком в памяти (и теоретически в кэше). Когда стек окон заполнялся, вызовы переносились из стека регистров в память и восстанавливались по мере необходимости при возврате из процедуры. В целом, использование регистров в 29000 было значительно более продвинутым, чем в конкурирующих разработках, основанных на концепциях Berkeley. Другое отличие от архитектуры Berkeley заключалось в том, что 29000 не имел специального регистра кодов состояния. Любой регистр мог использоваться для этой цели, что позволяло легко сохранять условия, но усложняло некоторый код. Кэш целей ветвлений (512 байт в 29000 и 1024 байта в 29050) хранил наборы из 4 или 2 последовательных инструкций, найденных по адресу цели ветвления, что уменьшало задержку выборки инструкций при выполнении ветвлений. 29000 не включал систему предсказания ветвлений, поэтому при выполнении ветвления возникала задержка. Это означает, что 29000 имеет один слот задержки ветвления. Буфер смягчал это, сохраняя четыре или две инструкции с целевого адреса ветвления, которые могли быть выполнены немедленно, пока буфер выборки заполнялся новыми инструкциями из памяти. Поддержка трансляции виртуальных адресов была аналогична архитектуре MIPS. Буфер трансляции (TLB) на 64 записи хранил соответствия между виртуальными и физическими адресами, и при обнаружении непереведенного адреса возникал "промах" TLB, который приводил к перехвату процессором программной подпрограммы, ответственной за предоставление соответствующего отображения в физическую память. В отличие от подхода MIPS, который использовал случайный регистр для выбора записи TLB для замены при промахе TLB, 29000 предоставлял специальный регистр LRU (least recently used – наименее недавно использовавшийся). Некоторые продукты семейства 29000 предоставляли только 16 записей TLB, чтобы выделить часть кремния для периферийных устройств. В качестве компенсации максимальный размер страницы, используемый для отображения, был увеличен с 8 КБ до 16 МБ.

One design element used in some of the Berkeley RISC derived designs is the concept of register windows, a technique used to speed up procedure calls significantly. The idea is to use a large set of registers as a stack, loading local data into a set of registers during a call, and marking them "dead" when the procedure returns. Values being returned from the routines would be placed in the "global page", the top eight registers in the SPARC (for instance). The competing early RISC design from Stanford University, the Stanford MIPS, also looked at this concept but decided that improved compilers could make more efficient use of general purpose registers than a hard wired window. In the original Berkeley design, SPARC, and i960, the windows were fixed in size. A routine using only one local variable would still use up eight registers on the SPARC, wasting this expensive resource. It was here that the 29000 differed from these earlier designs, using a variable window size. In this example only two registers would be used, one for the local variable, another for the return address. It also added more registers, including the same 128 registers for the procedure stack, but adding another 64 for global access. In comparison, the SPARC had 128 registers in total, and the global set was a standard window of eight. This change resulted in much better register use in the 29000 under a wide variety of workloads. The 29000 also extended the register window stack with an in memory (and in theory, in cache) stack. When the window filled the calls would be pushed off the end of the register stack into memory, restored as required when the routine returned. Generally, the 29000's register usage was considerably more advanced than competing designs based on the Berkeley concepts. Another difference with the Berkeley design is that the 29000 included no special purpose condition code register. Any register could be used for this purpose, allowing the conditions to be easily saved at the expense of complicating some code. A Branch Target Cache (512 bytes on the 29000 and 1024 bytes on the 29050) stored sets of 4 or 2 sequential instructions found at the branch target address, reducing the instruction fetch latency during taken branches—the 29000 did not include any branch prediction system so there was a delay if a branch was taken. It means the 29000 has a single branch delay slot. The buffer mitigated this by storing four or two instructions from the target address of the branch, which could be run instantly while the fetch buffer was re filled with new instructions from memory. Support for virtual address translation followed a similar approach to that of the MIPS architecture. A 64 entry translation lookaside buffer (TLB) retained mappings from virtual to physical addresses, and upon an untranslated address being encountered, the resulting TLB "miss" would cause the processor to trap to a software routine responsible for providing any appropriate mapping to physical memory. In contrast to the MIPS approach which employed a random register to select the TLB entry to be replaced upon a TLB miss event, the 29000 provided a dedicated lru (least recently used) register. Some products in the 29000 family provided only 16 TLB entries to be able to dedicate part of the silicon to peripherals. To compensate, the maximum page size employed by a mapping was increased from 8 KB to 16 MB.

Версии

Первый Am29000 был выпущен в 1988 году и включал встроенный MMU, однако поддержка операций с плавающей запятой была перенесена на FPU Am29027. Модели с неисправным MMU или кэшем целей ветвлений продавались как Am29005. В 1991 году линейка была расширена моделями Am29030 и Am29035, которые включали кэш инструкций объемом 8 КБ или 4 КБ соответственно. К тому времени Am29050 также стал доступен, без кэша на кристалле, но с блоком операций с плавающей запятой, поддерживающим полностью конвейерные операции умножения-накопления, увеличенный кэш целей ветвлений объемом 1 КБ с заявленной эффективностью попадания 80% и улучшенные конвейерные операции загрузки, ускоренные TLB из 4 элементов, работающим как кэш физических адресов. Хотя это не суперскалярный процессор, он позволяет завершать операцию с плавающей запятой и целочисленную операцию в один и тот же такт. Целочисленная и логика операций с плавающей запятой имеют собственные порты записи в регистры. Он содержал 428 000 транзисторов, изготовленных по 1-микронному техпроцессу с эффективной длиной канала 0,8 микрона. Am29040 площадью 119 мм² содержал 1,2 миллиона транзисторов, изготовленных по 0,7-микронному техпроцессу. Разрабатывалась суперскалярная версия 29K, но от нее отказались в пользу архитектуры x86. Она имела кодовое название Jaguar и представляла собой передовую разработку, способную к четырехсторонней выдаче инструкций в шесть резервных станций и спекулятивному внепорядочному выполнению инструкций с четырехсторонним завершением. Файл регистров позволял одновременно выполнять четыре чтения и две записи. Кэши для инструкций и данных имели объем 8 КБ каждый. Загрузки из кэша могли обходить операции записи. Отсутствие FPU на кристалле было обусловлено стоимостью и целевым рынком. Ожидалось, что процессор достигнет частоты 100 МГц при использовании 0,4-микронного техпроцесса. AMD использовала невыпущенную микроархитектуру 29K в качестве основы для серии процессоров K5, совместимых с x86. Арифметико-логические устройства были перенесены, как и буфер переупорядочивания с незначительной модификацией. Блок операций с плавающей запятой был взят из 29050, но расширен до 80-битной точности. K5 преобразовывал инструкции x86 в "RISC OPs" при декодировании, используя информацию предварительного декодирования, хранящуюся в кэше инструкций. AMD утверждала, что суперскалярный 29K будет иметь лишь незначительно более низкую производительность, чем K5, но значительно более низкую стоимость из-за разницы в размерах. Архитектура памяти 29000 была особенно привлекательна для разработчиков продуктов, позволяя им отказаться от внешней кэш-памяти и использовать динамическую оперативную память напрямую, сохраняя при этом приемлемую производительность.

The first Am29000 was released in 1988, including a built in MMU but floating point support was offloaded to the Am29027 FPU. Units with failed MMU or Branch Target Cache were sold as the Am29005. In 1991 the line was extended with the Am29030 and Am29035, which included an 8 KB or 4 KB of instruction cache, respectively. By then the Am29050 had also become available, without on chip cache but featuring a floating point unit with fully pipelined multiply–accumulate operations, a larger 1 KB Branch Target Cache with a claimed 80% hit rate, and better pipelined load operations sped up by a 4 entry TLB like Physical Address Cache. Though it is not a superscalar processor, it permits a floating point operation and an integer operation to complete at the same cycle. The integer and floating point sides each have an own write port to the registers. It contained 428,000 transistors on a 1 micron process with a 0.8 micron effective channel length The 119 mm2 Am29040 contained 1.2 million transistors on a 0.7 micron process. A superscalar version of 29K was being designed, but canceled in favor of x86. It was codenamed Jaguar, It was an advanced design, capable of four way dispatch into six reservation stations and speculative out of order execution of instructions, with four way retire. The register file permitted four reads and two writes at once. The caches for instructions and data were 8 KB each. Loads from cache could bypass stores. It had no on chip FPU due to cost reasons and the target market. It was expected to attain 100 MHz frequency on a 0.4 micron process. AMD used the unreleased 29K microarchitecture as the basis of the K5 series of x86 compatible processors. The ALUs were carried over, as was the re order buffer with a slight modification. The FPU was taken from the 29050, but extended to 80 bits precision. The K5 translated the x86 instructions into "RISC OPs" upon decoding, aided by the predecode information held of the cached instructions. AMD claimed that the superscalar 29K would have only a slightly lower performance than the K5, but much lower cost due to the size difference. The memory architecture of the 29000 was a particular attraction for product designers, allowing them to forego external cache memory and to employ dynamic RAM directly while maintaining acceptable performance,

29K использовался в качестве вычислительного ускорителя или сопроцессора, особенно на платформах Macintosh и IBM PC. Например, Yarc Systems Corporation выпустила карты "RISC сопроцессоры" на основе 29K для Macintosh II и PC AT, а также другие карты "CISC сопроцессоры" с процессорами Motorola 68020 и 68030 и карты "параллельных сопроцессоров" с процессорами T800 transputer. Его NuSuper (первоначально названный McCray) и AT Super, использующие процессор Am29000 и ускоритель операций с плавающей запятой Am29027, предлагали производительность в несколько раз выше, чем у самого Macintosh II, и по своим характеристикам конкурировали с рабочими станциями RISC, такими как DECstation 3100. В систему можно было установить несколько карт. Однако стоимость системы Macintosh II в сочетании с такой картой приближалась к стоимости устоявшихся рабочих станций RISC, работающих под управлением Unix. AT Super стоил около 4600 долларов и, как сообщалось, работал под управлением Unix, конкурируя с аналогичными продуктами, использующими процессор Intel i860. Одним из заметных продуктов, использующих 29K, была Macintosh Display Card 8·24 GC от Apple для Macintosh IIfx, оснащенная процессором Am29000 с частотой 30 МГц, 64 КБ статической оперативной памяти и 2 МБ видеопамяти с возможностью добавления еще 2 МБ динамической памяти для использования графическим инструментарием QuickDraw. Наличие 29K отличало эту конкретную версию карты от других версий, продаваемых Apple, значительно повышая производительность при обработке 24-битных изображений на пиксель.