Интегралды схемаларды тексеру: DRC, LVS, ERC сияқты әдістермен электрлік және логикалық жұмысын, өндіріс мүмкіндігін бағалау. EDA құралдары қолданылады.
Ағылшыншамен салыстырыңыз: абзацты басыңыз — түпнұсқа терезеде ашылады. Абзац астындағы EN түймесі оны мәтін ішінде көрсетеді.
Мазмұны
Кіріспе
Интегралды схемалардың мінез-құлқын тексеру процесі
Integrated circuit behavior verification process
Физикалық тексеру – бұл интегралды схеманың (IC) орналасу жобасының (IC layout) EDA бағдарламалық құралдары арқылы дұрыс электрлік және логикалық жұмыс істеуін, сондай-ақ өндірілу мүмкіндігін қамтамасыз ету мақсатымен тексеру процесі. Тексеруге жобалау ережелерін тексеру (DRC), орналасуды схемалық кестемен салыстыру (LVS), XOR (қосымша немесе), антенналық тексеру және электрлік ережелерді тексеру (ERC) кіреді.
Physical verification is a process whereby an integrated circuit layout (IC layout) design is verified via EDA software tools to ensure correct electrical and logical functionality and manufacturability. Verification involves design rule check (DRC), layout versus schematic (LVS), XOR (exclusive OR), antenna checks and electrical rule check (ERC).
Құрылыс ережесін тексеру (DRC)
DRC макетінің технологиялық талаптардың барлық шектеулеріне сәйкес екенін растайды. DRC сондай-ақ химиялық-механикалық полировка (CMP) процесі үшін қабаттардың тығыздығын тексереді.
DRC verifies that the layout meets all technology imposed constraints. DRC also verifies layer density for chemical mechanical polishing (CMP).
Схемалық кескінге қарсы (LVS)
LVS жобаның жұмыс істеуін растайды. Макеттен желілік тізім жасалып, логикалық синтез немесе схемалық жобалау арқылы алынған бастапқы желілік тізіммен салыстырылады.
LVS verifies the functionality of the design. From the layout, a netlist is derived and compared with the original netlist produced from logic synthesis or circuit design.
XOR тексеру
Бұл тексеру әдетте металл айналысынан кейін жүргізіледі, онда бастапқы және өңделген деректер базасы салыстырылады. Бұл қадам қажетті өзгерістер енгізілгенін және жаңсақ өзгерістердің қателікпен енгізілмегенін растау мақсатында жасалады. Бұл кезеңде екі макет деректер базасы/GDS макет геометрияларының XOR операциясы арқылы салыстырылады. Тексеру нәтижесінде екі макеттегі сәйкес келмейтін геометриялардың барлығын қамтитын деректер базасы құрылады.
This check is typically run after a metal spin, where the original and modified database are compared. This is done to confirm that the desired modifications have been made and no undesired modifications have been made by accident. This step involves comparing the two layout databases/GDS by XOR operation of the layout geometries. This check results a database which has all the mismatching geometries in both the layouts.
Антеннаны тексеру
Антенна негізінен металл өзара байланыс, яғни, пластинаны өңдеу кезеңдерінде кремнийге немесе жерге электрлік байланысы жоқ поликремний немесе металл сияқты өткізгіш. Өндіріс процесінде, плазмалық кесу сияқты кейбір өндіріс кезеңдерінде антеннада заряд жиналуы мүмкін, ол кесу үшін жоғары иондалған зат қолданады. Егер кремнийге байланыс болмаса, зарядтар өзара байланыста тез босатылатын деңгейге дейін жиналуы мүмкін, бұл транзистордың жұқа қақпа оксидіне қайтымсыз физикалық зақым келтіруі мүмкін. Бұл жылдам және қиратушы құбылыс антенна әсері деп аталады. Антеннадағы қателерді кішкентай антенна диодын қосып, түйіннен қауіпсіз түрде зарядты босату арқылы немесе антеннаны екінші металл қабатына дейін маршруттап, содан кейін қайтадан төменге бағыттап бөлу арқылы жоюға болады. Антенна қатынасы – антеннаны құрайтын өткізгіштердің физикалық ауданы мен антеннаның электрлік байланысқан қақпа оксидінің жалпы ауданы арасындағы қатынас.
The antenna basically is a metal interconnect, i. e., a conductor like polysilicon or metal, that is not electrically connected to silicon or grounded, during the processing steps of the wafer. During the manufacturing process charge accumulation can occur on the antenna during certain fabrication steps like Plasma etching, which uses highly ionized matter to etch. If the connection to silicon does not exist, charges may build up on the interconnect to the point at which rapid discharge does take place and permanent physical damage results to thin transistor gate oxide. This rapid and destructive phenomenon is known as the antenna effect. Antenna errors can be cured by adding a small antenna diode to safely discharge the node or splitting the antenna by routing up to another metal layer and then down again. The antenna ratio is defined as the ratio between the physical area of the conductors making up the antenna to the total gate oxide area to which the antenna is electrically connected.