Интегралдық схемаларды жобалауда аппараттық эмуляция

Кіріспе

Интегралды схемаларды жобалауда аппараттық құрылғыларды эмуляциялау, басқа аппараттық жабдықпен аппаратты эмуляциялау

Интегралды схемаларды жобалауда аппараттық эмуляция – бір немесе бірнеше аппараттық компоненттің (әдетте жобаланып жатқан жүйенің) мінез-құлқын басқа аппараттық компоненттермен, әдетте арнайы эмуляциялық жүйемен имитациялау процесі. Эмуляция моделі әдетте аппараттық сипаттама тілінде (мысалы, Verilog) жазылған бастапқы кодқа негізделеді, ол эмуляциялық жүйе қолданатын форматқа компиляцияланады. Мақсаты – жобаланып жатқан жүйенің қателерді жою және функционалдық тестілеу. Көбінесе эмулятор жеткілікті жылдамдыққа ие болып, әлі дайын болмаған чиптің орнына жұмыс істеп тұрған мақсатты жүйеге қосылуға мүмкіндік береді, соның арқасында жүйенің барлық бөліктерін нақты деректермен жөндеуге болады. Бұл схема ішіндегі эмуляцияның нақты бір жағдайы. Кейде аппараттық эмуляция бағдарламалық эмуляция функцияларын қолдауға арналған аппараттық процессорлары бар кеңейту карталары сияқты аппараттық құрылғылармен шатастырылуы мүмкін, мысалы, x86 чиптері бар ескі қосымша платалар, олар x86 операциялық жүйелерін әртүрлі процессор отбасының негізгі платаларында іске қосуға мүмкіндік береді.

Кіріспе

Кремний интегралдық схемаларының ең үлкен бөлігі кем дегенде ішінара функционалдық қателер мен жобалау процесінің RTL кезеңінде байқаусызда енгізілген қателерге байланысты. Осылайша, кешенді функционалдық тексеру әзірлеу шығындарын азайту және өнімді уақтылы жеткізу үшін маңызды. Дизайнның функционалдық тексеруі көбінесе логикалық модельдеу және/немесе прототиптеу арқылы өрістегі бағдарламаланатын қақпа массивтерінде (FPGA) жүргізіледі. Олардың әрқайсысының артықшылықтары мен кемшіліктері бар және көбінесе екеуі де қолданылады. Логикалық симуляция оңай, дәл, икемді және арзан. Алайда, симуляция үлкен жобалар үшін жиі жеткіліксіз жылдамдықпен жүреді және қолданбалы бағдарламалық жасақтаманы аппараттық жобаға қарсы орындау үшін әрдайым баяу жүреді. FPGA-ға негізделген прототиптер жылдам және арзан, бірақ бірнеше FPGA-ға үлкен дизайнды енгізу үшін қажетті уақыт өте ұзақ болуы мүмкін және қатеге ұшырайды. Құрылыс кемшіліктерін түзету үшін өзгерістерді енгізуге де көп уақыт кетеді және тақтаның сымдарын өзгертуді талап етуі мүмкін. Дәстүрлі өндіруші құралдармен FPGA прототиптерінің жөндеу мүмкіндігі аз, FPGA ішінде нақты уақытта сигналдарды тексеру өте қиын, ал FPGA-ны қайта құрастыру үшін қозғау тым ұзақ уақыт қажет. Бұл сигналдың көрінуіне шектеулерді алып тастайтын FPGA прототиптерінің жетілдірілген жөндеу құралдарының пайда болуымен өзгеруде. Әдеттегі компромисс - қателер мен түзетулер жиі кездесетін кезде тексеру процесінің басында симуляцияны пайдалану, ал жоба негізінен аяқталған кезде және жүйе деңгейіндегі қалған қателерді ашу үшін жеткілікті сынақ алу үшін жылдамдық қажет болған кезде даму циклының соңында прототиптеу. FPGA прототиптеу бағдарламалық жасақтаманы сынау үшін де танымал. Симуляция жылдамдату симуляцияның өнімділік кемшіліктерін белгілі бір дәрежеде шеше алады. Мұнда жобаны аппараттық жеделдетушіге картаға түсіреді, ол әлдеқайда жылдам жүреді және тест-орын (және кез келген мінез-құлық дизайны коды) жұмыс станциясындағы симуляторда жұмыс істеуін жалғастырады. Жоғары жолақты, төмен күту уақыты бар арна жұмыс орнын акселератормен байланыстырып, сынақ үстелі мен жобалау арасындағы сигнал деректерін алмастырады. Амдалдың заңы бойынша, тізбектегі ең баяу құрылғы қол жетімді жылдамдықты анықтайды. Әдетте бұл симулятордағы сынақ үстелі. Өте тиімді сынақ үстелімен (C-де немесе транзакция негізінде жазылған) арна бөтелкеге айналуы мүмкін. Кейбір жағдайларда транзакция деңгейіндегі сынақ үстелі эмуляцияланатын жобаға "тірі" ынталандыру ретінде көп деректерді бере алады. Схема эмуляциясы FPGA прототиптеудің іске асыру уақытын біршама жақсартады және толық, тиімді жөндеу мүмкіндігін қамтамасыз етеді. Эмуляция мұны FPGA прототиптеріне ($75K) қарағанда жылдамдық пен жоғары құн (1M +) есебінен жасайды. Эмуляцияға басқа бағытта қарағанда, ол симуляцияланған сынақ үстелінің орнына "тірі" ынталандыруды енгізе отырып, үдетудің жұмысын жақсартады. Бұл ынталандыру мақсатты жүйеден (дайындалып жатқан өнім) немесе сынақ жабдықтарынан болуы мүмкін. Эмуляция симуляция жылдамдығынан 10 000 - 100 000 есе жылдамдықпен қолданбалы бағдарламалық жасақтаманы сынауға мүмкіндік береді, сонымен бірге кешенді аппараттық жөндеу ортасын ұсынады.

The largest portion of silicon integrated circuit respins and steppings are due at least in part to functional errors and bugs inadvertently introduced at the RTL stage of the design process. Thus, comprehensive functional verification is key to reducing development costs and delivering a product on time. Functional verification of a design is most often performed using logic simulation and/or prototyping on field programmable gate arrays (FPGAs). There are advantages and disadvantages to each and often both are used. Logic simulation is easy, accurate, flexible, and low cost. However, simulation is often not fast enough for large designs and almost always too slow to run application software against the hardware design. FPGA based prototypes are fast and inexpensive, but the time required to implement a large design into several FPGAs can be very long and is error prone. Changes to fix design flaws also take a long time to implement and may require board wiring changes. With traditional vendor tools, FPGA prototypes have little debugging capability, probing signals inside the FPGAs in real time is very difficult, and recompiling FPGAs to move probes takes too long. This is changing with the emergence of more advanced FPGA prototype debug tools that remove limitations on signal visibility. The usual compromise is to use simulation early in the verification process when bugs and fixes are frequent, and prototyping at the end of the development cycle when the design is basically complete and speed is needed to get sufficient testing to uncover any remaining system level bugs. FPGA prototyping is also popular for testing software. Simulation acceleration can address the performance shortcomings of simulation to an extent. Here the design is mapped into a hardware accelerator to run much faster and the testbench (and any behavioral design code) continues to run on the simulator on the workstation. A high bandwidth, low latency channel connects the workstation to the accelerator to exchange signal data between testbench and design. By Amdahl's law, the slowest device in the chain will determine the speed achievable. Normally, this is the testbench in the simulator. With a very efficient testbench (written in C or transaction based), the channel may become the bottleneck. In some cases, a transaction level testbench is able to feed as much data to the design being emulated as "live" stimulus. In circuit emulation improves somewhat on FPGA prototyping's implementation times, and provides a comprehensive, efficient debugging capability. Emulation does this at the expense of running speed and high cost ($1M+) compared to FPGA prototypes ($75K). Looking at emulation from the other direction, it improves on acceleration's performance by substituting "live" stimulus for the simulated testbench. This stimulus can come from a target system (the product being developed), or from test equipment. At 10,000 to 100,000 times the speed of simulation, emulation makes it possible to test application software while still providing a comprehensive hardware debug environment.

Эмуляция және екі күйлі логика

Модельдеу, жеделдету және эмуляция арасындағы тағы бір айырмашылық – аппараттық құралдарды пайдалану арқылы жеделдеткіштердің іске асырылуының салдарынан туындайды. Олардың тек екі логикалық күйі бар – дайын кремний тізбегінің қалай жұмыс істейтінін дәл көрсету. Бұл мынаны білдіреді:
Олар X күйінің бастамалануын талдауға жарамсыз. Олар күштілік шешілуін талдай алмайды, немесе кем дегенде мұндай талдау компиляция кезінде статикалық түрде жүргізілуі керек. Эмуляторлар тізбектің нақты уақытын модельдей алмайды, сондықтан олар жарыс жағдайларын немесе орнату және уақытты ұстау талаптарының бұзылуын анықтай алмайды. Бұл міндеттер логикалық модельдеу кезінде немесе статикалық уақытты талдау құралымен дұрыс орындалады.

Эмуляция мен прототиптеу

Эмулятор мен FPGA прототиптеу жүйесінің басты дәстүрлі айырмашылығы – эмулятор толыққанды жөндеу ортасын ұсынады, ал прототиптеу жүйесінде жөндеу мүмкіндігі шектеулі немесе жоққа жақын болады. Ол көбінесе дизайн жөнделгеннен кейін жүйелік талдау және бағдарламалық құралдарды әзірлеу үшін бірнеше дана жасауға қолданылады. Бірақ, FPGA LUT-қа минималды әсер ететін, толық RTL сигналдарын көруге мүмкіндік беретін, терең дерек жинауға және көп чипті, әртүрлі сағат домендерін талдауға арналған жаңа құралдар пайда болуда. Бұл құралдар эмулятормен салыстырылатын тиімді жөндеуді қамтамасыз етеді.