Фазалық құлыптау тізбегі: электрондық басқару жүйесі

Кіріспе

Электрондық басқару жүйесі

Фазалық бұғатталған цикл (PLL) – кіріс сигналының фазасына қатысты белгілі бір фазада шығыс сигналын жасайтын басқару жүйесі. Кіріс және шығыс фазаларын синхронды ұстау кіріс және шығыс жиіліктерін де бірдей ұстауды білдіреді, сондықтан фазалық бұғатталған цикл кіріс жиілігін де қадағалай алады. Жиілік бөлігішін қосу арқылы PLL кіріс жиілігінің еселігіне тең тұрақты жиілікті тудырады. Бұл қасиеттер сағатты синхрондау, демодуляция, жиілік синтезі, сағатты көбейту және шулы байланыс арнасынан сигналды қалпына келтіру үшін қолданылады. 1969 жылдан бері бір интегралдық тізбек толық PLL құрылыс блогын қамтамасыз ете алады, ал қазіргі таңдағы шығыс жиіліктері герцтің бір бөлігінен көптеген гигагерцке дейін жетеді. Осылайша, PLL радио, телекоммуникация, компьютерлерде (мысалы, микропроцессорларда дәл уақытталған сағат сигналдарын тарату үшін), желілік инверторларда (жаңаруға жарамды ресурстар мен фотоэлектрлік және аккумуляторлар сияқты сақтау элементтерін электр желісімен интеграциялауға арналған электрондық қуат түрлендіргіштері) және басқа да электрондық қолданбаларда кеңінен қолданылады.

Қарапайым мысал

Қарапайым аналогты PLL – кері байланыс тізбегінде ауыспалы жиілікті генератор және фазалық детектордан тұратын электрондық схема (1-сурет). Генератор қолданылатын кернеуге пропорционалды жиілікпен периодтық сигнал жасайды, сондықтан оны кернеумен басқарылатын генератор (VCO) деп атайды. Фазалық детектор генератордың шығыс сигналының фазасын периодтық кіріс эталондық сигналының фазасымен салыстырып, генератордың жиілігін эталондық сигналдың фазасына сәйкес келтіру үшін (фильтр арқылы тұрақталған) кернеу шығарады.

Сағат аналогиясы

Фаза уақытқа пропорционал болуы мүмкін, сондықтан фазалық айырма уақыт айырмашылығына сәйкес келуі мүмкін. Өздігінен, әртүрлі сағаттар уақытты сәл әртүрлі жылдамдықпен көрсетеді. Мысалы, механикалық сағат, эталондық атомдық сағатпен (мысалы, NIST F2) салыстырғанда сағатына бірнеше секундқа жылдам немесе баяу болуы мүмкін. Бұл уақыт айырмашылығы уақыт өте келе маңызды болып кетеді. Оның орнына, иесі механикалық сағатын (әртүрлі дәрежедегі дәлдікпен) эталондық сағатқа фазалық синхронизация арқылы келтіре алады. Синхронизацияның тиімсіз әдісі – иесінің сағатын әр апта сайын дәлірек сағатқа қайта орнатуы. Бірақ, өздігінен, олардың сағаты сағатына бірнеше секундпен эталондық сағаттан алшақтығын жалғастырады. Синхронизацияның тиімді әдісі (1-суреттегі қарапайым PLL-ге ұқсас) кейбір сағаттардағы жылдамдықты реттеу мүмкіндігін (VCO жиілігін реттеуге ұқсас) пайдаланады. Фазалық салыстырғышқа ұқсас, иесі сағаттың қате орналасуын байқап, оның уақытын сәл пропорционалды түрде өзгертіп, сағаттың жиілігін аздап баяулатуы (егер сағат жылдам болса) немесе жылдамдатуы (егер сағат баяу болса) мүмкін. Егер олар артық өтемақы жасамаса, олардың сағаты бұрынғыдан да дәл болады. Мұндай апталық түзетулер сериясынан кейін, олардың сағатының секундқа қатысты түсінігі эталондық сағатқа жеткілікті жақын болады, сондықтан оларды жиілік және фаза бойынша синхронизацияланған деп айтуға болады. Фазалық синхронизацияланған циклдің алғашқы электромеханикалық нұсқасы 1921 жылы Шорт Синхроном сағатында қолданылды.

Тарих

1673 жылы голландиялық физик Кристиан Гюйгенс әлсіз байланысқан маятник сағаттарының спонтанды түрде синхрондалуын байқады. 19 ғасырдың басында Лорд Рейли әлсіз байланысқан орган құбырлары мен камертондардың синхрондалуын байқады. 1919 жылы У.Х. Эклс және Ж.Х. Винсент екі электронды осциллятордың, олардың тербеліс жиіліктері сәл өзгеше болғанымен, резонанстық тізбекке қосылғанда, жақын арада бірдей жиілікте тербеліске түсетінін анықтады. Электронды осцилляторлардың автоматты синхронизациясы 1923 жылы Эдвард Виктор Апплтон тарапынан сипатталды. 1925 жылы Бристоль университетінің электр инженериясының алғашқы профессоры Дэвид Робертсон, өзінің сағатының дизайнында фазалық құлыптауды енгізді, бұл жаңа Уилс ескерткіш ғимаратындағы Ұлы Джордж қоңырауының соғуын басқаруға арналған. Робертсонның сағаты маятниктердің тербеліс жылдамдығын өзгерте алатын электромеханикалық құрылғыны қамтыды және түзету сигналдарын Гринвич обсерваториясынан келетін телеграф импульсімен маятник фазасын салыстыратын тізбектен алды. Қазіргі заманғы электронды ФФК-нің барлық элементтеріне эквивалентті Робертсонның жүйесі, оның фазалық детекторы 1970 жылдарға дейін көрінбеген фазалық/жиіліктік детекторлар үшін транзисторлық тізбектердің релелік логикалық реализациясы болғандықтан, өте алғашқы болды. Робертсонның жұмысы 1932 жылы, британдық зерттеушілер Эдвин Армстронгтың супергетеродин қабылдағышына, гомодин немесе тікелей түрлендіру қабылдағышына балама жасағанда, кейіннен фазалық құлыптау тізбегі деп аталған зерттеулерге дейін болды. Гомодиндік немесе синхродиндік жүйеде жергілікті осциллятор қажетті кіріс жиілігіне қойылып, кіріс сигналымен көбейтіледі. Нәтижесіндегі шығыс сигналы бастапқы модуляция ақпаратын қамтыды. Мақсат – супергетеродин қабылдағышына қарағанда аз реттелген тізбектерді қажет ететін қабылдағыш тізбегін жасау. Жергілікті осциллятор жиілігі тез өзгеретін болғандықтан, осцилляторға автоматты түзету сигналы қолданылып, оны қажетті сигналдың бірдей фазасы мен жиілігінде ұстады. Бұл техника 1932 жылы француз журналында Анри де Бельскиздің мақаласында сипатталды. 1930 жылдардың соңынан бері аналогты теледидар қабылдағыштарында фазалық құлыпталған дөңгелек көлденең және тік сканерлеу тізбектері хабар тарату сигналындағы синхронизация импульстарына құлыпталады. 1969 жылы Signetics компаниясы биполярлы транзисторларды пайдаланатын NE565 сияқты төмен құнмен монолиттік интегралды тізбектерді ұсынды, олар чиптегі толық фазалық құлыптау тізбегі жүйелері болды және техниканың қолданылуы көбейді. Бірнеше жылдан кейін RCA CMOS негізінде CD4046 микроқуатты фазалық құлыптау тізбегін ұсынды, ол да танымал интегралды тізбек құралына айналды.

Spontaneous synchronization of weakly coupled pendulum clocks was noted by the Dutch physicist Christiaan Huygens as early as 1673. Around the turn of the 19th century, Lord Rayleigh observed synchronization of weakly coupled organ pipes and tuning forks. In 1919, W. H. Eccles and J. H. Vincent found that two electronic oscillators that had been tuned to oscillate at slightly different frequencies but that were coupled to a resonant circuit would soon oscillate at the same frequency. Automatic synchronization of electronic oscillators was described in 1923 by Edward Victor Appleton. In 1925, David Robertson, first professor of electrical engineering at the University of Bristol, introduced phase locking in his clock design to control the striking of the bell Great George in the new Wills Memorial Building. Robertson’s clock incorporated an electromechanical device that could vary the rate of oscillation of the pendulum, and derived correction signals from a circuit that compared the pendulum phase with that of an incoming telegraph pulse from Greenwich Observatory every morning at 10:00 GMT. Including equivalents of every element of a modern electronic PLL, Robertson’s system was notably ahead of its time in that its phase detector was a relay logic implementation of the transistor circuits for phase/frequency detectors not seen until the 1970s. Robertson’s work predated research towards what was later named the phase lock loop in 1932, when British researchers developed an alternative to Edwin Armstrong's superheterodyne receiver, the Homodyne or direct conversion receiver. In the homodyne or synchrodyne system, a local oscillator was tuned to the desired input frequency and multiplied with the input signal. The resulting output signal included the original modulation information. The intent was to develop an alternative receiver circuit that required fewer tuned circuits than the superheterodyne receiver. Since the local oscillator would rapidly drift in frequency, an automatic correction signal was applied to the oscillator, maintaining it in the same phase and frequency of the desired signal. The technique was described in 1932, in a paper by Henri de Bellescize, in the French journal L'Onde Électrique. In analog television receivers since at least the late 1930s, phase locked loop horizontal and vertical sweep circuits are locked to synchronization pulses in the broadcast signal. In 1969, Signetics introduced a line of low cost monolithic integrated circuits like the NE565 using bipolar transistors, that were complete phase locked loop systems on a chip, and applications for the technique multiplied. A few years later, RCA introduced the CD4046 Micropower Phase Locked Loop using CMOS, which also became a popular integrated circuit building block.

Вариациялар

PLL-дің бірнеше түрлері бар. Қолданылатын кейбір терминдер: "аналогтық фазалық құлыпталған цикл" (APLL), сондай-ақ "сызықтық фазалық құлыпталған цикл" (LPLL), "цифрлық фазалық құлыпталған цикл" (DPLL), "толық цифрлық фазалық құлыпталған цикл" (ADPLL) және "бағдарламалық фазалық құлыпталған цикл" (SPLL). Аналогты немесе сызықтық PLL (APLL) фазалық детекторы – аналогты көбейтілгіш. Контурлық сүзгісі белсенді немесе пассивті болады. Кернеумен басқарылатын осцилляторды (VCO) пайдаланады. APLL-дің контурлық сүзгісі бастапқы нүктеде дәл бір полюске ие болса, ол II типті деп аталады (сондай-ақ, II типті APLL-дің тартылу диапазоны туралы Эганның болжамын қараңыз). Цифрлық PLL (DPLL) – аналогтық PLL, бірақ цифрлық фазалық детекторы бар (мысалы, XOR, жиектің әсерімен іске қосылатын JK триггері, фазалық-жиіліктік детектор). Контурда цифрлық бөлгіш болуы мүмкін. Толық цифрлық PLL (ADPLL) – фазалық детекторы, сүзгісі және осцилляторы цифрлық. Сандық басқарылатын осцилляторды (NCO) пайдаланады. Нейрондық PLL (NPLL) – фазалық детекторы нейрондық емес сызықтылық арқылы, ал осцилляторы – жылдамдықпен басқарылатын тербеліс нейрондары арқылы іске асырылады. Бағдарламалық PLL (SPLL) – функционалдық блоктар арнайы аппараттық құралдардың орнына бағдарламалық жасақтама арқылы іске асырылады. Зарядтық сорғылы PLL (CP PLL) – CP PLL фазалық-жиіліктік детектор және төртбұрышты толқын сигналдары бар фазалық құлыпталған циклдердің модификациясы. Сонымен қатар, Гарднердің CP PLL туралы болжамын қараңыз.

Жүгіру параметрлері

Түрі мен тәртібі. Жиілік диапазондары: ұстап тұру диапазоны (бақылау диапазоны), тартып алу диапазоны (құбылау диапазоны, іске қосу диапазоны), бекіту диапазоны. Сондай-ақ, Gardner мәселесін қараңыз, II типті APLL тартып алу диапазоны туралы Egan болжамы, PLL диапазондарының сәйкес келуі бойынша Viterbi мәселесі. Loop ені: басқару циклінің жылдамдығын анықтау. Уақытша жауап: белгілі бір дәлдікке дейін (мысалы, 50 ppm) асып кету және орналасу уақыты сияқты. Тұрақты күйдегі қателер: қалған фазалық немесе уақыт қатесі сияқты. Шығыс спектрінің тазалығы: белгілі бір VCO реттеу кернеуінің тербелісінен туындаған бүйірлік жолақтар сияқты. Фазалық шу: белгілі бір жиілік диапазонындағы (мысалы, тасымалдағыштан 10 кГц ауытқу) шу энергиясымен анықталады. VCO фазалық шуына, PLL еніне және т.б. күшті тәуелді. Жалпы параметрлер: қуат тұтыну, қоректендіру кернеуінің диапазоны, шығыс амплитудасы және т.б. сияқты.

Сағатты қалпына келтіру

Кейбір деректер ағындары, әсіресе жоғары жылдамдықты тізбекті деректер ағындары (мысалы, дискінің магниттік басынан алынған деректердің бастапқы ағыны) қоса берілген сағатсыз жіберіледі. Қабылдағыш шамамен жиілікке сүйене отырып сағатты жасайды, содан кейін PLL (фазалық құлыптау тізбегі) арқылы деректер ағынының сигнал шеттеріне фазасын келтіреді. Бұл процеске сағатты қалпына келтіру делінеді. Бұл схеманың жұмыс істеуі үшін деректер ағынында PLL осцилляторының қатесін түзете алатындай жиі шеттер болуы керек. Сондықтан деректерді кодтау үшін, әдетте, шеттер арасындағы максималды уақытқа қатаң шектеу қойылған желілік код қолданылады (мысалы, 8b/10b кодтау).

Қисық

Егер сағат деректермен бірге параллель жіберілсе, осы сағатты деректерді дискретизациялау үшін пайдалануға болады. Сағат деректерді дискретизациялайтын триггерлерді (flip-flops) іске қосу үшін қабылданып, күшейтілуі керек болғандықтан, анықталған сағат жиегі мен алынған деректер аралығында шекті, сондай-ақ технологиялық процеске, температураға және кернеуге байланысты кешігу пайда болады. Бұл кешігу деректерді жіберу жиілігін шектейді. Осы кешігуді жоюдың бір жолы – қабылдау бөлімінде фазалық тұрақтандырғыш (PLL) орнату, осылайша әрбір дерек триггеріндегі сағат қабылданған сағатпен фаза бойынша үйлестіріледі. Мұндай жағдайларда, кешігуді тұрақтандыру тізбегі (DLL) деп аталатын PLL-дің ерекше түрі жиі қолданылады.

Сағат генерациясы

Көптеген электрондық жүйелерде жүздеген мегагерцтен гигагерцке дейін жұмыс істейтін әртүрлі процессорлар болады, бұл кристалл осцилляторларының практикалық жиілігінен әлдеқайда жоғары. Әдетте, осы процессорларға берілетін тактық сигналдар төмен жиілікті эталондық тактық сигналды (әдетте 50 немесе 100 МГц) процессордың жұмыс жиілігіне дейін көбейтетін сағат генераторы PLL-ден алынады. Жұмыс жиілігі бірнеше гигагерц болса және эталондық кристалл ондаған немесе жүздеген мегагерц болса, көбейту коэффициенті өте үлкен болуы мүмкін.

Таралған спектр

Барлық электрондық жүйелер белгілі бір мөлшерде қажетсіз радиожиілік энергиясын шығарады. Әртүрлі реттеуші органдар (мысалы, АҚШ-тағы FCC) шығарылатын энергияның мөлшеріне және одан туындайтын кез келген кедергіге шектеулер қояды. Шығарылатын шу әдетте өткір спектрлік шыңдар түрінде көрінеді (әдетте құрылғының жұмыс жиілігінде және оның бірнеше гармоникаларында). Жүйе дизайнерлері кең спектрлі PLL-ді пайдаланып, энергияны спектрдің кең ауқымына тарату арқылы жоғары Q факторлы қабылдағыштармен кедергіні азайта алады. Мысалы, жұмыс жиілігін шамамен 1% көтеріп-төмендету арқылы жүздеген мегагерц жиілікте жұмыс істейтін құрылғы, кедергісін бірнеше мегагерц спектрінде тегіс таратып, FM радиоарналарында байқалатын шу деңгейін күрт төмендетеді, өйткені олардың жолақ ені ондаған килогерц шамасында болады.

Сағат үлестірімі

Көбінесе, эталондық сағат чипке еніп, фазалық құлыпталған контурды (PLL) басқарады, ол жүйенің сағат таратуын басқарады. Сағат тарату әдетте теңдестіріледі, сондықтан сағат барлық соңғы нүктеге бірдей уақытта жетеді. Осы соңғы нүктелердің бірі – PLL-дің кері байланыс кірісі. PLL-дің қызметі – таратылған сағатты кіріс эталондық сағатпен салыстырып, эталондық және кері байланыс сағаттары фазасы мен жиілігі сәйкес келгенше шығысының фазасы мен жиілігін өзгерту. PLL-дер кең таралған – олар бірнеше метрге дейінгі жүйелердегі сағаттарды, сондай-ақ жеке микросхемалардың кішкентай бөліктеріндегі сағаттарды реттейді. Кейде эталондық сағат тіптен таза сағат болмайды, керісінше, PLL-дің осы ағымнан тұрақты сағатты қалпына келтіре алатын жеткілікті өзгерулер бар деректер ағыны болуы мүмкін. Кейде эталондық сағат сағат тарату арқылы жүргізілетін сағаттың жиілігімен бірдей болады, ал кейде таратылған сағат эталондық сағаттың рационалды еселігі болуы мүмкін.

АМ анықтау

PLL амплитудалық модуляцияланған (AM) сигналдарды синхронды түрде демодуляциялау үшін қолданылуы мүмкін. PLL келіп түскен AM сигналының тасымалдағыш жиілігінің фазасын және жиілігін қалпына келтіреді. VCO-да қалпына келтірілген фаза тасымалдағыштан 90°-қа өзгеше, сондықтан ол сәйкес келу үшін фаза бойынша ығыстырылады, содан кейін көбейтілгішке беріледі. Көбейтілгіштің шығысында жиынтық және айырмашылық жиіліктерінің сигналдары болады, ал демодуляцияланған шығыс төмен өткізгіш сүзгі арқылы алынады. PLL тек VCO шығысына өте жақын тасымалдағыш жиіліктеріне ғана жауап беретіндіктен, PLL AM детекторы жоғары селективтілікке және шуға төзімділікке ие, бұл дәстүрлі ең жоғары нүктелі AM демодуляторларында мүмкін емес. Дегенмен, AM сигналының модуляция тереңдігі 100% болған жағдайда, тізбек сәйкестігін жоғалтуы мүмкін.

Жіттер мен шуды азайту

Барлық PLL-дің қажетті қасиеттерінің бірі – эталондық және кері байланыс сағатының жиектерінің өте жақын үйлесімде болуы. PLL құлыпқа жеткен кезде екі сигналдың фазалары арасындағы орташа уақыт айырмашылығы статикалық фазалық ығысу деп аталады (осыны тұрақты күйдегі фазалық қате деп те атайды). Бұл фазалар арасындағы ауытқу трассировкалық джиттер деп аталады. Идеалды жағдайда статикалық фазалық ығысу нөлге тең болуы керек, ал трассировкалық джиттер мүмкіндігінше төмен болуы керек. Фазалық шу – PLL-де байқалатын джиттердің тағы бір түрі, ол осциллятордың өзінен және осциллятордың жиілігін басқару тізбегінде қолданылатын элементтерден туындайды. Кейбір технологиялар осы тұрғыдан басқаларынан жақсырақ екені белгілі. Ең жақсы цифрлық PLL-дер эмитерлік байланысқан логика (ECL) элементтерімен құрастырылады, бірақ бұл жоғары қуат тұтынуға әкеледі. PLL тізбектерінде фазалық шуды төмен ұстау үшін транзистор-транзисторлық логика (TTL) немесе CMOS сияқты қанықтырылатын логикалық отбасыларын пайдаланудан аулақ болу керек. Барлық PLL-дің тағы бір қажетті қасиеті – генерацияланған сағаттың фазасы мен жиілігіне қуат және жер сызықтарының кернеулерінің жылдам өзгеруі, сондай-ақ PLL тізбектері орналасқан субстраттың кернеуінің әсері тимеуі керек. Бұл субстрат және қуат шуын жобалау деп аталады. Шуды жобалау деңгейі неғұрлым жоғары болса, соғұрлым жақсы. Шығыстың фазалық шуын одан әрі жақсарту үшін PLL-дегі VCO-дан кейін инъекциялық құлыпталған осцилляторды қолдануға болады.

Жиілік синтезі

Цифрлық сымсыз байланыс жүйелерінде (GSM, CDMA және т.б.) PLL-дер тарату кезінде жиілікті жоғарылату және қабылдау кезінде төмендету үшін қолданылады. Көптеген ұялы телефондарда бұл функция телефонның құнын және өлшемдерін азайту мақсатында бір интегралдық микросхемаға біріктірілген. Дегенмен, базалық станция терминалдарының жоғары өнімділік талаптарына байланысты, қажетті деңгейге жету үшін тарату және қабылдау тізбектері дискретті компоненттермен құрастырылады. GSM жергілікті осциллятор модульдері әдетте жиілік синтезаторының интегралдық микросхемасымен және дискретті резонаторлық VCO-мен жасалады.

Фазалық бұрыштык анықтама

Кернеу көзі инверторларына негізделген желіге қосылатын инверторлар, PLL арқылы өлшенетін желінің кернеу фазасымен салыстырғанда, олардың өндіретін кернеудің фазалық бұрышына байланысты AC электр желісіне нақты қуатты жібереді немесе алады. Фотоэлектрлік жүйелерде, егер синусоидалық толқын желілік кернеу толқынынан озып кетсе, желіге соғұрлым көп қуат жіберіледі. Аккумуляторлық жүйелерде, егер синусоидалық толқын желілік кернеу толқынынан қалып қойса, аккумулятор желіден соғұрлым көп зарядталады, ал егер синусоидалық толқын желілік кернеу толқынынан озып кетсе, аккумулятор желіге соғұрлым көп қуат береді.

Блоктық диаграмма

Суретте көрсетілген блок-схема кіріс сигналын, FI, көрсетеді, ол шығыс сигналын, FO, жасау үшін қолданылады. Кіріс сигналы көбінесе эталондық сигнал деп аталады (сонымен қатар қысқартылған FREF). Кірісте фазалық детектор (суреттегі фазалық-жиілік детекторы және зарядтық сорғы блоктары ретінде көрсетілген) екі кіріс сигналын салыстырады, олардың фазалық айырмашылығына пропорционалды қате сигналын тудырады. Қате сигналы төмен өткіргіш сүзгіден өтеді және VCO-ны басқару үшін пайдаланылады, ол шығыс фазасын жасайды. Шығыс кері байланыс арқылы жүйеге кері беріледі, осылайша кері байланыс контуры құрылады. Егер шығыс фазасы ауытқыса, қате сигналы артады, VCO фазасын қателікті азайту үшін қарама-қарсы бағытта өзгертеді. Осылайша шығыс фазасы кіріс фазасына синхронды болады. Аналогты фазалық құлыптағыштар әдетте аналогты фазалық детектор, төмен өткіргіш сүзгі және теріс кері байланыс конфигурациясында орналастырылған VCO арқылы құрастырылады. Цифрлық фазалық құлыптағыш цифрлық фазалық детекторды қолданады; сонымен қатар, кері байланыс жолында немесе эталондық жолында, немесе екеуінде де бөлгіш болуы мүмкін, PLL-дің шығыс сигналы жиілігін эталондық жиіліктің рационалды есесіне жеткізу үшін. Кері байланыс жолындағы қарапайым N-ге бөлу санауышын бағдарламаланатын импульстық жұту санауышымен алмастыру арқылы эталондық жиіліктің бүтін емес есесін де жасауға болады. Бұл техника әдетте фракциялық N синтезаторы немесе фракциялық N PLL деп аталады. Осциллятор периодтық шығыс сигналын тудырады. Бастапқыда осциллятор эталондық сигналға шамамен тең жиілікте болады деп есептейік. Егер осциллятордың фазасы эталоннан қалып қойса, фазалық детектор осциллятордың басқару кернеуін жылдамдату үшін өзгертеді. Сол сияқты, егер фаза эталоннан озып кетсе, фазалық детектор осцилляторды баяулату үшін басқару кернеуін өзгертеді. Бастапқыда осциллятор эталондық жиіліктен қашық болуы мүмкін болғандықтан, практикалық фазалық детекторлар жиілік айырмашылықтарына да жауап бере алады, рұқсат етілген кіріс диапазонында синхронизацияны арттыру үшін. Қолданылуына байланысты, PLL жүйесінің пайдалы шығысы басқарылатын осциллятордың шығысы немесе осцилляторға басқару сигналы болып табылады.

The block diagram shown in the figure shows an input signal, FI, which is used to generate an output, FO. The input signal is often called the reference signal (also abbreviated FREF). At the input, a phase detector (shown as the Phase frequency detector and Charge pump blocks in the figure) compares two input signals, producing an error signal which is proportional to their phase difference. The error signal is then low pass filtered and used to drive a VCO which creates an output phase. The output is fed through an optional divider back to the input of the system, producing a negative feedback loop. If the output phase drifts, the error signal will increase, driving the VCO phase in the opposite direction so as to reduce the error. Thus the output phase is locked to the phase of the input. Analog phase locked loops are generally built with an analog phase detector, low pass filter and VCO placed in a negative feedback configuration. A digital phase locked loop uses a digital phase detector; it may also have a divider in the feedback path or in the reference path, or both, in order to make the PLL's output signal frequency a rational multiple of the reference frequency. A non integer multiple of the reference frequency can also be created by replacing the simple divide by N counter in the feedback path with a programmable pulse swallowing counter. This technique is usually referred to as a fractional N synthesizer or fractional N PLL. The oscillator generates a periodic output signal. Assume that initially the oscillator is at nearly the same frequency as the reference signal. If the phase from the oscillator falls behind that of the reference, the phase detector changes the control voltage of the oscillator so that it speeds up. Likewise, if the phase creeps ahead of the reference, the phase detector changes the control voltage to slow down the oscillator. Since initially the oscillator may be far from the reference frequency, practical phase detectors may also respond to frequency differences, so as to increase the lock in range of allowable inputs. Depending on the application, either the output of the controlled oscillator, or the control signal to the oscillator, provides the useful output of the PLL system.

Фазалық детектор

Фазалық детектор (PD) екі сигнал арасындағы фазалық айырманы көрсететін кернеуді жасайды. PLL-де фазалық детектордың екі кірісі – эталондық кіріс және VCO-дан кері байланыс. PD шығыс кернеуі VCO-ны екі кіріс арасындағы фазалық айырма тұрақты болуы үшін басқаруға қолданылады, бұл оны кері байланыс жүйесіне айналдырады. Фазалық детекторлардың әртүрлі түрлері әртүрлі өнімділік сипаттамаларына ие. Мысалы, жиілік араластырғышы VCO сигналының спектрлік тазалығы маңызды болған жағдайларда күрделілікті арттыратын гармоникаларды тудырады. Соның салдарынан пайда болатын қажетсіз (қосымша) бүйірлік жолақтар, сондай-ақ "эталондық шпоры" деп аталатындар, сүзгінің талаптарын басып тастауы мүмкін және ұстау диапазонын айтарлықтай төмендетуі немесе құлыптану уақытын қажетті деңгейден асыруы мүмкін. Мұндай жағдайларда шығысында эталондық шпор компоненті аз болатын күрделі сандық фазалық детекторлар қолданылады. Сонымен қатар, құлыптану кезінде, осы типтегі фазалық детекторды пайдаланғанда кірістегі тұрақты фазалық айырмашалық 90 градусқа жуық болады. PLL қолданбаларында циклдің құлыптан шыққан кезде білу жиі қажет болады. Күрделі сандық фазалық жиілік детекторлары әдетте құлыптан шыққан жағдайды сенімді түрде көрсетуге мүмкіндік беретін шығысқа ие. XOR қақпасы жиі цифрлық PLL-дер үшін тиімді әрі қарапайым фазалық детектор ретінде қолданылады. Оны схемаға ұсақ өзгерістер енгізу арқылы аналогтық режимде де қолдануға болады.