Компьютерные шины: архитектура и типы

Введение

Система, которая передает данные между компонентами внутри компьютера – шины в компьютерном оборудовании.

System that transfers data between components within a computer
buses in computer hardware

In computer architecture, a bus (historically also called data highway

In most traditional computer architectures, the CPU and main memory tend to be tightly coupled, with the internal bus connecting the two being known as the system bus. In systems that include a cache, CPUs use high performance system buses that operate at speeds greater than memory to communicate with memory. The internal bus (also known as the internal data bus, memory bus or system bus) connects internal components of a computer to the mother board. Local buses connect the CPU and memory to the expansion bus, which in turn connects the computer to peripherals. Bus systems such as the SATA ports in modern computers support multiple peripherals, allowing multiple hard drives to be connected without an expansion card. In systems that have a similar architecture to multicomputers, but which communicate by buses instead of networks, the system bus is known as a front side bus. In such systems, the expansion bus may not share any architecture with their host CPUs, instead supporting many different CPUs, as is the case with PCI. While the term "peripheral bus" is sometimes used to refer to all other buses apart from the system bus, the "expansion bus" has also been used to describe a third category of buses separate from the peripheral bus, which includes bus systems like PCI. Early computer buses were parallel electrical wires with multiple hardware connections, but the term is now used for any physical arrangement that provides the same logical function as a parallel electrical busbar. Modern computer buses can use both parallel and bit serial connections, and can be wired in either a multidrop (electrical parallel) or daisy chain topology, or connected by switched hubs. Many modern CPUs also feature a second set of pins similar to those for communicating with memory—but able to operate with different speeds and protocols—to ensure that peripherals do not slow overall system performance. CPUs can also feature smart controllers to place the data directly in memory, a concept known as direct memory access. Low performance bus systems have also been developed, such as the Universal Serial Bus (USB). Given technological changes, the classical terms "system", "expansion" and "peripheral" no longer have the same connotations. Other common categorization systems are based on the bus's primary role, connecting devices internally or externally. However, many common modern bus systems can be used for both. SATA and the associated eSATA are one example of a system that would formerly be described as internal, while certain automotive applications use the primarily external IEEE 1394 in a fashion more similar to a system bus. Other examples, like InfiniBand and I²C were designed from the start to be used both internally and externally.

В компьютерной архитектуре шина (исторически также называемая магистралью данных) в большинстве традиционных компьютерных архитектур, процессор и основная память, как правило, тесно связаны, при этом внутренняя шина, соединяющая их, известна как системная шина. В системах, включающих кэш, процессоры используют высокопроизводительные системные шины, работающие со скоростью, превышающей скорость памяти, для связи с памятью. Внутренняя шина (также известная как внутренняя шина данных, шина памяти или системная шина) соединяет внутренние компоненты компьютера с материнской платой. Локальные шины соединяют процессор и память с шиной расширения, которая, в свою очередь, соединяет компьютер с периферийными устройствами. Шины, такие как порты SATA в современных компьютерах, поддерживают несколько периферийных устройств, позволяя подключать несколько жестких дисков без карты расширения. В системах, имеющих архитектуру, аналогичную мультикомпьютерам, но использующих шины вместо сетей для обмена данными, системная шина известна как front-side bus (шина передней стороны). В таких системах шина расширения может не иметь общей архитектуры с центральными процессорами, а вместо этого поддерживать множество различных процессоров, как в случае с PCI. Хотя термин "периферийная шина" иногда используется для обозначения всех шин, кроме системной, термин "шина расширения" также используется для описания третьей категории шин, отличной от периферийной, которая включает в себя шинные системы, такие как PCI. Ранние компьютерные шины представляли собой параллельные электрические провода с множеством аппаратных соединений, но сейчас этот термин используется для любой физической структуры, обеспечивающей ту же логическую функцию, что и параллельная электрическая шина. Современные компьютерные шины могут использовать как параллельные, так и последовательные соединения, и могут быть организованы в многоточечную (электрически параллельную) или последовательную (цепочку) топологию, либо соединены через коммутируемые концентраторы. Многие современные процессоры также имеют второй набор контактов, аналогичных тем, что используются для связи с памятью, но способных работать с разными скоростями и протоколами, чтобы периферийные устройства не замедляли общую производительность системы. Процессоры также могут иметь интеллектуальные контроллеры для непосредственной записи данных в память, что известно как прямой доступ к памяти (DMA). Были разработаны и низкопроизводительные шины, такие как универсальная последовательная шина (USB). Учитывая технологические изменения, классические термины "системная", "шина расширения" и "периферийная" больше не имеют прежнего значения. Другие распространенные системы категоризации основаны на основной роли шины – соединении устройств внутри или снаружи системы. Однако многие современные шины могут использоваться как для внутренних, так и для внешних подключений. SATA и eSATA – пример системы, которая ранее описывалась как внутренняя, в то время как некоторые автомобильные приложения используют преимущественно внешнюю IEEE 1394 в манере, более похожей на системную шину. Другие примеры, такие как InfiniBand и I²C, изначально разрабатывались для использования как внутри, так и снаружи системы.

Адресная шина

Адресная шина — это шина, используемая для указания физического адреса. Когда процессору или устройству с поддержкой DMA требуется чтение или запись в ячейку памяти, он указывает эту ячейку памяти в адресной шине (значение для чтения или записи передается по шине данных). Ширина адресной шины определяет объем памяти, к которой может получить доступ система. Например, система с 32-битной адресной шиной может адресовать 2³² (4 294 967 296) ячеек памяти. Если каждая ячейка памяти содержит один байт, то адресуемое пространство памяти составляет 4 ГБ.

Мультиплексирование адресов

Ранние процессоры использовали отдельный провод для каждого бита ширины адресной шины. Например, 16-битная адресная шина состояла из 16 физических проводов. По мере увеличения ширины и длины шин, такой подход становился дорогостоящим с точки зрения количества выводов микросхем и дорожек на плате. Начиная с DRAM Mostek 4096, широкое распространение получило мультиплексирование адресов, реализованное с помощью мультиплексоров. В схеме мультиплексирования адреса передается двумя равными частями поочередно в разные циклы шины. Это сокращает вдвое количество сигналов адресной шины, необходимых для подключения к памяти. Например, 32-битную адресную шину можно реализовать, используя 16 линий и отправляя сначала первую половину адреса памяти, а затем сразу же вторую половину. Обычно для указания DRAM, передается ли в данный момент первая или вторая половина адреса памяти, используются два дополнительных сигнала в управляющей шине – импульс выбора строки (RAS) и импульс выбора столбца (CAS).

Реализация

Доступ к отдельному байту часто требует чтения или записи всей ширины шины (слова) за один раз. В таких случаях младшие биты адресной шины могут даже не реализовываться – вместо этого управляющее устройство должно само выделить нужный байт из переданного слова целиком. Это, например, характерно для локальной шины VESA, которой не хватает двух младших битов, что ограничивает её выровненными 32-битными передачами. В прошлом существовали также компьютеры, способные адресовать только слова – так называемые "словесные машины".

Автобус памяти

Автобус памяти — это шина, соединяющая основную память с контроллером памяти в компьютерных системах. Изначально использовались универсальные шины, такие как VMEbus и шина S 100, но для снижения задержки современные шины памяти разрабатываются для прямого подключения к микросхемам DRAM и, следовательно, создаются организациями по стандартизации микросхем, такими как JEDEC. Примерами служат различные поколения SDRAM и последовательные шины типа "точка-точка", такие как SLDRAM и RDRAM. Исключением является модуль DIMM с полной буферизацией, который, несмотря на тщательную разработку для минимизации влияния, подвергался критике за повышенную латентность.

Подробности реализации

Автобусы могут быть параллельными, передающими слова данных параллельно по нескольким проводам, или последовательными, передающими данные в виде последовательности битов. Добавление дополнительных цепей питания и управления, дифференциальных драйверов и соединений данных в обоих направлениях обычно означает, что большинство последовательных шин имеют больше проводников, чем минимум в один, используемый в 1 Wire и UNI/O. С увеличением скорости передачи данных все сложнее обходить проблемы временных искажений, энергопотребления, электромагнитных помех и перекрестных наводок в параллельных шинах. Одним из частичных решений этой проблемы является удвоение скорости передачи данных по шине. Часто последовательная шина может работать на более высоких общих скоростях передачи данных, чем параллельная, несмотря на меньшее количество электрических соединений, поскольку последовательная шина по своей природе не подвержена временным искажениям или перекрестным наводкам. USB, FireWire и Serial ATA являются примерами этого. Подключения типа "многокапельного соединения" плохо работают для быстрых последовательных шин, поэтому большинство современных последовательных шин используют схемы "цепочки" или "узла". Сетевые соединения, такие как Ethernet, обычно не рассматриваются как шины, хотя разница в основном концептуальная, а не практическая. Характерной чертой шины является то, что она обеспечивает питание подключенного оборудования. Это подчеркивает происхождение архитектуры шины от шин распределения или коммутации питания. Это исключает из категории шин схемы, такие как последовательный RS 232, параллельный Centronics, интерфейсы IEEE 1284 и Ethernet, поскольку этим устройствам также требуется отдельное питание. Устройства Universal Serial Bus могут использовать питание, предоставляемое шиной, но часто используют отдельный источник питания. Этот момент иллюстрируется на примере телефонной системы с подключенным модемом, где соединение RJ11 и соответствующая модулированная схема сигнализации не считаются шиной и аналогичны подключению Ethernet. Схема соединения телефонной линии не рассматривается как шина в отношении сигналов, но центральная станция использует шины с перекрестными коммутаторами для соединений между телефонами. Однако это различие – что шина обеспечивает питание – не применимо ко многим авиационным системам, где соединения данных, такие как ARINC 429, ARINC 629, MIL STD 1553B (STANAG 3838) и EFABus (STANAG 3910), обычно называют "шинами данных" или иногда "датабасами". Такие авиационные шины данных обычно характеризуются наличием нескольких устройств или сменных элементов/блоков (LRI/LRU), подключенных к общей, совместно используемой среде. Они могут быть, как в случае с ARINC 429, односторонними, то есть иметь один источник LRI/LRU, или, как в случае с ARINC 629, MIL STD 1553B и STANAG 3910, двусторонними, позволяя всем подключенным LRI/LRU выступать в разное время (в полудуплексном режиме) в качестве передатчиков и приемников данных.

Buses can be parallel buses, which carry data words in parallel on multiple wires, or serial buses, which carry data in bit serial form. The addition of extra power and control connections, differential drivers, and data connections in each direction usually means that most serial buses have more conductors than the minimum of one used in 1 Wire and UNI/O. As data rates increase, the problems of timing skew, power consumption, electromagnetic interference and crosstalk across parallel buses become more and more difficult to circumvent. One partial solution to this problem has been to double pump the bus. Often, a serial bus can be operated at higher overall data rates than a parallel bus, despite having fewer electrical connections, because a serial bus inherently has no timing skew or crosstalk. USB, FireWire, and Serial ATA are examples of this. Multidrop connections do not work well for fast serial buses, so most modern serial buses use daisy chain or hub designs. Network connections such as Ethernet are not generally regarded as buses, although the difference is largely conceptual rather than practical. An attribute generally used to characterize a bus is that power is provided by the bus for the connected hardware. This emphasizes the busbar origins of bus architecture as supplying switched or distributed power. This excludes, as buses, schemes such as serial RS 232, parallel Centronics, IEEE 1284 interfaces and Ethernet, since these devices also needed separate power supplies. Universal Serial Bus devices may use the bus supplied power, but often use a separate power source. This distinction is exemplified by a telephone system with a connected modem, where the RJ11 connection and associated modulated signalling scheme is not considered a bus, and is analogous to an Ethernet connection. A phone line connection scheme is not considered to be a bus with respect to signals, but the Central Office uses buses with cross bar switches for connections between phones. However, this distinctionthat power is provided by the busis not the case in many avionic systems, where data connections such as ARINC 429, ARINC 629, MIL STD 1553B (STANAG 3838), and EFABus (STANAG 3910) are commonly referred to as “data buses” or, sometimes, "databuses". Such avionic data buses are usually characterized by having several equipments or Line Replaceable Items/Units (LRI/LRUs) connected to a common, shared media. They may, as with ARINC 429, be simplex, i. e. have a single source LRI/LRU or, as with ARINC 629, MIL STD 1553B, and STANAG 3910, be duplex, allow all the connected LRI/LRUs to act, at different times (half duplex), as transmitters and receivers of data.

Мультиплексирование шины

Самая простая системная шина имеет полностью отдельные линии ввода данных, линии вывода данных и адресные линии. Для снижения стоимости большинство микрокомпьютеров используют двунаправленную шину данных, применяя одни и те же проводники для ввода и вывода в разное время. Некоторые процессоры используют выделенный проводник для каждого бита адресной шины, шины данных и шины управления. Например, 64-контактный STEbus состоит из 8 физических проводников, выделенных для 8-битной шины данных, 20 физических проводников, выделенных для 20-битной адресной шины, 21 физического проводника, выделенного для шины управления, и 15 физических проводников, выделенных для различных шин питания. Мультиплексирование шины требует меньше проводников, что снижает стоимость многих ранних микропроцессоров и микросхем DRAM. Одна из распространенных схем мультиплексирования, мультиплексирование адресов, уже упоминалась. Другая схема мультиплексирования повторно использует линии адресной шины в качестве линий шины данных; они были названы в честь электрических шин питания, или шинных батарей. Почти всегда существовала одна шина для памяти и одна или несколько отдельных шин для периферийных устройств. Доступ к ним осуществлялся по отдельным инструкциям, с совершенно разными временными характеристиками и протоколами. Одним из первых усложнений стало использование прерываний. Ранние компьютерные программы выполняли ввод-вывод, ожидая в цикле готовности периферийного устройства. Это было пустой тратой времени для программ, которым требовалось выполнять другие задачи. Кроме того, если программа пыталась выполнить эти другие задачи, проверка готовности периферии могла занять слишком много времени, что приводило к потере данных. Поэтому инженеры организовали прерывания периферийных устройств для центрального процессора. Прерывания требовалось приоритизировать, поскольку центральный процессор может выполнять код только для одного периферийного устройства за раз, а некоторые устройства более критичны ко времени, чем другие. Высокопроизводительные системы представили концепцию контроллеров каналов, которые по сути являлись небольшими компьютерами, предназначенными для обработки ввода-вывода данной шины. IBM представила их в IBM 709 в 1958 году, и они стали распространенной особенностью их платформ. Другие производители высокопроизводительного оборудования, такие как Control Data Corporation, реализовали аналогичные решения. Как правило, контроллеры каналов старались выполнять все операции шины внутри себя, перемещая данные, когда центральный процессор, как известно, занят другими задачами, если это возможно, и используя прерывания только при необходимости. Это значительно снижало нагрузку на центральный процессор и обеспечивало общую производительность системы. Для обеспечения модульности шины памяти и ввода-вывода могут быть объединены в единую системную шину. В этом случае одна механическая и электрическая система может быть использована для соединения многих компонентов системы или, в некоторых случаях, всех из них. Позже компьютерные программы стали совместно использовать память, общую для нескольких центральных процессоров. Доступ к этой шине памяти также требовал приоритизации. Простой способ приоритизировать прерывания или доступ к шине – это последовательное соединение (цепочка из ромашек). В этом случае сигналы будут естественным образом распространяться по шине в физическом или логическом порядке, устраняя необходимость в сложной системе планирования.

The simplest system bus has completely separate input data lines, output data lines, and address lines. To reduce cost, most microcomputers have a bidirectional data bus, re using the same wires for input and output at different times. Some processors use a dedicated wire for each bit of the address bus, data bus, and the control bus. For example, the 64 pin STEbus is composed of 8 physical wires dedicated to the 8 bit data bus, 20 physical wires dedicated to the 20 bit address bus, 21 physical wires dedicated to the control bus, and 15 physical wires dedicated to various power buses. Bus multiplexing requires fewer wires, which reduces costs in many early microprocessors and DRAM chips. One common multiplexing scheme, address multiplexing, has already been mentioned. Another multiplexing scheme re uses the address bus pins as the data bus pins, they were named after electrical power buses, or busbars. Almost always, there was one bus for memory, and one or more separate buses for peripherals. These were accessed by separate instructions, with completely different timings and protocols. One of the first complications was the use of interrupts. Early computer programs performed I/O by waiting in a loop for the peripheral to become ready. This was a waste of time for programs that had other tasks to do. Also, if the program attempted to perform those other tasks, it might take too long for the program to check again, resulting in loss of data. Engineers thus arranged for the peripherals to interrupt the CPU. The interrupts had to be prioritized, because the CPU can only execute code for one peripheral at a time, and some devices are more time critical than others. High end systems introduced the idea of channel controllers, which were essentially small computers dedicated to handling the input and output of a given bus. IBM introduced these on the IBM 709 in 1958, and they became a common feature of their platforms. Other high performance vendors like Control Data Corporation implemented similar designs. Generally, the channel controllers would do their best to run all of the bus operations internally, moving data when the CPU was known to be busy elsewhere if possible, and only using interrupts when necessary. This greatly reduced CPU load, and provided better overall system performance. To provide modularity, memory and I/O buses can be combined into a unified system bus. In this case, a single mechanical and electrical system can be used to connect together many of the system components, or in some cases, all of them. Later computer programs began to share memory common to several CPUs. Access to this memory bus had to be prioritized, as well. The simple way to prioritize interrupts or bus access was with a daisy chain. In this case signals will naturally flow through the bus in physical or logical order, eliminating the need for complex scheduling.

Мини- и микро-

Digital Equipment Corporation (DEC) further reduced the cost of mass-produced minicomputers and mapped peripherals into the memory bus, so that input and output devices appeared as memory locations. This was implemented in the Unibus of the PDP 11 around 1969. Early microcomputer bus systems were essentially a passive backplane connected directly or through buffer amplifiers to the CPU pins. Memory and other devices were added to the bus using the same address and data pins as the CPU itself, connected in parallel. Communication was controlled by the CPU, which read and wrote data from the devices as if they were blocks of memory, using the same instructions, all timed by a central clock controlling the CPU speed. Nevertheless, devices interrupted the CPU by signaling on separate CPU pins. For instance, a disk drive controller would signal the CPU that new data was ready to be read, at which point the CPU would move the data by reading the "memory location" corresponding to the disk drive. Almost all early microcomputers were built in this fashion, starting with the S 100 bus in the Altair 8800 computer system. In some instances, most notably in the IBM PC, although a similar physical architecture could be employed, instructions for accessing peripherals (in and out) and memory (mov and others) were not uniform at all, and still generated distinct CPU signals that could be used to implement a separate I/O bus. These simple bus systems had a serious drawback when used for general-purpose computers. All the equipment on the bus had to operate at the same speed, as it shared a single clock. Increasing the CPU speed became more difficult, because the speed of all the devices had to increase as well. When it was impractical or uneconomical to have all devices as fast as the CPU, the CPU had to either enter a wait state or temporarily operate at a slower clock frequency to communicate with other devices in the computer. While acceptable in embedded systems, this problem was not tolerated for long in general-purpose, user-expandable computers. Such bus systems were also difficult to configure when constructed from common off-the-shelf equipment. Typically, each added expansion card required many jumpers to set memory addresses, I/O addresses, interrupt priorities, and interrupt numbers.

Digital Equipment Corporation (DEC) further reduced cost for mass produced minicomputers, and mapped peripherals into the memory bus, so that the input and output devices appeared to be memory locations. This was implemented in the Unibus of the PDP 11 around 1969. Early microcomputer bus systems were essentially a passive backplane connected directly or through buffer amplifiers to the pins of the CPU. Memory and other devices would be added to the bus using the same address and data pins as the CPU itself used, connected in parallel. Communication was controlled by the CPU, which read and wrote data from the devices as if they are blocks of memory, using the same instructions, all timed by a central clock controlling the speed of the CPU. Still, devices interrupted the CPU by signaling on separate CPU pins. For instance, a disk drive controller would signal the CPU that new data was ready to be read, at which point the CPU would move the data by reading the "memory location" that corresponded to the disk drive. Almost all early microcomputers were built in this fashion, starting with the S 100 bus in the Altair 8800 computer system. In some instances, most notably in the IBM PC, although similar physical architecture can be employed, instructions to access peripherals (in and out) and memory (mov and others) have not been made uniform at all, and still generate distinct CPU signals, that could be used to implement a separate I/O bus. These simple bus systems had a serious drawback when used for general purpose computers. All the equipment on the bus had to talk at the same speed, as it shared a single clock. Increasing the speed of the CPU becomes harder, because the speed of all the devices must increase as well. When it is not practical or economical to have all devices as fast as the CPU, the CPU must either enter a wait state, or work at a slower clock frequency temporarily, to talk to other devices in the computer. While acceptable in embedded systems, this problem was not tolerated for long in general purpose, user expandable computers. Such bus systems are also difficult to configure when constructed from common off the shelf equipment. Typically each added expansion card requires many jumpers in order to set memory addresses, I/O addresses, interrupt priorities, and interrupt numbers.

Второе поколение

Автобусные системы второго поколения, такие как NuBus, решали некоторые из этих проблем. Они обычно разделяли компьютер на два "мира": процессор и память – с одной стороны, и различные устройства – с другой. Контроллер шины принимал данные со стороны процессора для передачи на сторону периферийных устройств, тем самым перекладывая бремя протокола связи с самого процессора. Это позволило процессору и памяти развиваться независимо от шины устройств, или просто "шины". Устройства на шине могли взаимодействовать друг с другом без участия процессора. Это привело к значительно лучшей производительности в реальных условиях, но также потребовало большей сложности от плат расширения. Эти шины также часто решали проблемы скорости, увеличивая ширину канала передачи данных – от 8-битных параллельных шин первого поколения до 16 или 32 бит во втором, а также добавляя программную настройку (теперь стандартизированную как Plug n Play) для замены или дополнения перемычек. Однако эти новые системы имели одно общее свойство со своими предшественниками: все устройства на шине должны были обмениваться данными с одинаковой скоростью. Хотя процессор был изолирован и мог увеличивать свою скорость, процессоры и память продолжали ускоряться гораздо быстрее, чем шины, к которым они подключались. В результате скорость шин стала значительно ниже, чем требовалось современным системам, и устройства испытывали недостаток в данных. Ярким примером этой проблемы было то, что видеокарты быстро превосходили даже новые шинные системы, такие как PCI, и компьютеры начали оснащаться AGP исключительно для работы с видеокартой. К 2004 году AGP также устарела для высокопроизводительных видеокарт и других периферийных устройств и была заменена новой шиной PCI Express. Все больше внешних устройств стали использовать собственные шинные системы. Когда жесткие диски только появились, они подключались к компьютеру через плату, вставляемую в шину, поэтому компьютеры и имеют так много слотов на шине. Но в 1980-х и 1990-х годах для решения этой задачи были разработаны новые системы, такие как SCSI и IDE, что привело к тому, что большинство слотов в современных системах остались пустыми. Сегодня в типичном компьютере обычно используется около пяти различных шин для поддержки различных устройств.

"Second generation" bus systems like NuBus addressed some of these problems. They typically separated the computer into two "worlds", the CPU and memory on one side, and the various devices on the other. A bus controller accepted data from the CPU side to be moved to the peripherals side, thus shifting the communications protocol burden from the CPU itself. This allowed the CPU and memory side to evolve separately from the device bus, or just "bus". Devices on the bus could talk to each other with no CPU intervention. This led to much better "real world" performance, but also required the cards to be much more complex. These buses also often addressed speed issues by being "bigger" in terms of the size of the data path, moving from 8 bit parallel buses in the first generation, to 16 or 32 bit in the second, as well as adding software setup (now standardised as Plug n play) to supplant or replace the jumpers. However, these newer systems shared one quality with their earlier cousins, in that everyone on the bus had to talk at the same speed. While the CPU was now isolated and could increase speed, CPUs and memory continued to increase in speed much faster than the buses they talked to. The result was that the bus speeds were now much slower than what a modern system needed, and the machines were left starved for data. A particularly common example of this problem was that video cards quickly outran even the newer bus systems like PCI, and computers began to include AGP just to drive the video card. By 2004 AGP was outgrown again by high end video cards and other peripherals and has been replaced by the new PCI Express bus. An increasing number of external devices started employing their own bus systems as well. When disk drives were first introduced, they would be added to the machine with a card plugged into the bus, which is why computers have so many slots on the bus. But through the 1980s and 1990s, new systems like SCSI and IDE were introduced to serve this need, leaving most slots in modern systems empty. Today there are likely to be about five different buses in the typical machine, supporting various devices.

Третье поколение

Автобусы "третьего поколения" начали появляться на рынке примерно с 2001 года, включая HyperTransport и InfiniBand. Они отличаются высокой гибкостью физических соединений, что позволяет использовать их как внутрисистемные шины, так и для соединения различных компьютеров. Это может приводить к сложным задачам при обработке различных запросов, поэтому значительная часть работы над этими системами сосредоточена на разработке программного обеспечения, а не аппаратной части. В целом, эти шины третьего поколения больше напоминают сеть, чем традиционную шину, требуют более сложного протокола по сравнению с ранними системами, но при этом позволяют нескольким устройствам одновременно использовать шину. Шины, такие как Wishbone, были разработаны сообществом разработчиков аппаратного обеспечения с открытым исходным кодом для дальнейшего снижения юридических и патентных ограничений в проектировании компьютеров. Compute Express Link (CXL) – это открытый стандарт межсоединения для высокоскоростной связи процессора с устройствами и процессора с памятью, предназначенный для повышения производительности центров обработки данных нового поколения.