Введение
Формат данных электронных схем
Standard Parasitic Exchange Format (SPEF) is an IEEE standard for representing parasitic data of wires in a chip in ASCII format. Non ideal wires have parasitic resistance and capacitance that are captured by SPEF. These wires also have inductance that is not included in SPEF. SPEF is used for delay calculation and ensuring signal integrity of a chip which eventually determines its speed of operation. SPEF is the most popular specification for parasitic exchange between different tools of EDA domain during any phase of design. The specification for SPEF is a part of the 1481 1999 IEEE Standard for Integrated Circuit (IC) Delay and Power Calculation System. The latest version of SPEF is part of 1481 2019 IEEE Standard for Integrated Circuit (IC) Open Library Architecture (OLA)
SPEF is extracted after routing in Place and route stage. This helps in the accurate calculation of IR drop analysis and other analysis after routing. This file contains the R and C parameters depending on the placement of a tile/block and the routing among the placed cells.
Стандартный формат обмена паразитическими параметрами (SPEF) — это стандарт IEEE для представления паразитных данных соединений в чипе в формате ASCII. Неидеальные соединения обладают паразитным сопротивлением и ёмкостью, которые описываются в SPEF. Эти соединения также имеют индуктивность, которая не включается в SPEF. SPEF используется для расчёта задержек и обеспечения целостности сигналов в чипе, что в конечном итоге определяет его быстродействие. SPEF является наиболее распространённой спецификацией для обмена паразитическими параметрами между различными инструментами в области EDA на любой стадии проектирования. Спецификация SPEF является частью стандарта IEEE 1481 1999 для системы расчёта задержек и энергопотребления интегральных схем (IC). Последняя версия SPEF входит в состав стандарта IEEE 1481 2019 для интегральных схем (IC) с открытой архитектурой библиотек (OLA).
Standard Parasitic Exchange Format (SPEF) is an IEEE standard for representing parasitic data of wires in a chip in ASCII format. Non ideal wires have parasitic resistance and capacitance that are captured by SPEF. These wires also have inductance that is not included in SPEF. SPEF is used for delay calculation and ensuring signal integrity of a chip which eventually determines its speed of operation. SPEF is the most popular specification for parasitic exchange between different tools of EDA domain during any phase of design. The specification for SPEF is a part of the 1481 1999 IEEE Standard for Integrated Circuit (IC) Delay and Power Calculation System. The latest version of SPEF is part of 1481 2019 IEEE Standard for Integrated Circuit (IC) Open Library Architecture (OLA)
SPEF is extracted after routing in Place and route stage. This helps in the accurate calculation of IR drop analysis and other analysis after routing. This file contains the R and C parameters depending on the placement of a tile/block and the routing among the placed cells.
SPEF извлекается после трассировки на этапе размещения и трассировки. Это обеспечивает точный расчёт падения напряжения и других видов анализа, выполняемых после трассировки. Этот файл содержит параметры R и C, зависящие от расположения блоков и трассировки между размещёнными ячейками.
Standard Parasitic Exchange Format (SPEF) is an IEEE standard for representing parasitic data of wires in a chip in ASCII format. Non ideal wires have parasitic resistance and capacitance that are captured by SPEF. These wires also have inductance that is not included in SPEF. SPEF is used for delay calculation and ensuring signal integrity of a chip which eventually determines its speed of operation. SPEF is the most popular specification for parasitic exchange between different tools of EDA domain during any phase of design. The specification for SPEF is a part of the 1481 1999 IEEE Standard for Integrated Circuit (IC) Delay and Power Calculation System. The latest version of SPEF is part of 1481 2019 IEEE Standard for Integrated Circuit (IC) Open Library Architecture (OLA)
SPEF is extracted after routing in Place and route stage. This helps in the accurate calculation of IR drop analysis and other analysis after routing. This file contains the R and C parameters depending on the placement of a tile/block and the routing among the placed cells.
Синтаксис SPEF
SPEF (Standard Parasitic Exchange Format) описан в главе 9 стандарта IEEE 1481 1999 года. Документировано несколько методов описания паразитных параметров, но мы рассматриваем лишь некоторые из них, имеющие наибольшее значение.
Пример
2 regcontrol top/GRC/U9409:A regcontrol top/GRC/U10716:Z 0.622675 Если сеть A связана с сетью B, то соединительный конденсатор будет указан в разделе *CAP для каждой из этих сетей.
If net A is coupled to net B, the coupling capacitor will be listed in each net's *CAP section.
Пример
1 regcontrol top/GRC/U9743:E regcontrol top/GRC/U9407:Z 10.7916
Сопротивление сети может быть очень сложным. SPEF может содержать контуры резисторов или кажущиеся неправдоподобно большими резисторы, даже если трассировка представляет собой простой путь от точки до точки. Это вызвано тем, что инструмент извлечения разбивает сети на крошечные сегменты для анализа, а затем математически соединяет их обратно при записи SPEF.
Паразитарные ценности
В приведенных выше примерах показано одно паразитное значение для каждого конденсатора или резистора. Определение того, какой угол представляет это значение, зависит от процесса паразитной экстракции и расчета задержки. SPEF также позволяет сообщать значения в формате min:typ:max, например:
1 regcontrol top/GRC/U9743:E 0.936057:1.02342:1.31343
Стандарт IEEE требует сообщать либо 1, либо 3 значения; однако некоторые инструменты могут сообщать пары min:max, и ожидается, что в будущем инструменты смогут сообщать о множестве углов (corner1:corner2:corner3:corner4).