Сравнивайте с английским: нажмите на абзац — оригинал откроется в окне. Кнопка EN под абзацем показывает его прямо в тексте.
Содержание
Введение
Архитектура процессора
CPU architecture
Компьютер с минимальным набором команд (MISC) — это архитектура центрального процессора (CPU), обычно в форме микропроцессора, с очень небольшим количеством базовых операций и соответствующих кодов операций, вместе формирующих набор команд. Такие наборы команд обычно основаны на стеке, а не на регистрах, чтобы уменьшить размер спецификаторов операндов. Архитектура стековой машины по своей сути проще, поскольку все инструкции оперируют с элементами, находящимися на вершине стека. Одним из результатов стековой архитектуры является более компактный набор команд, что позволяет использовать более простой и быстрый блок декодирования команд и, в целом, ускоряет выполнение отдельных инструкций.
Minimal instruction set computer (MISC) is a central processing unit (CPU) architecture, usually in the form of a microprocessor, with a very small number of basic operations and corresponding opcodes, together forming an instruction set. Such sets are commonly stack based rather than register based to reduce the size of operand specifiers. Such a stack machine architecture is inherently simpler since all instructions operate on the top most stack entries. One result of the stack architecture is an overall smaller instruction set, allowing a smaller and faster instruction decode unit with overall faster operation of individual instructions.
Характеристики и философия проектирования
Отдельно от определения стека архитектуры MISC, сама архитектура MISC определяется количеством поддерживаемых инструкций. Как правило, компьютер с минимальным набором инструкций рассматривается как имеющий 32 или менее инструкций, при этом инструкции типа NOP, RESET и CPUID обычно не учитываются по общему согласию из-за их базовой природы. 32 инструкции считаются максимально допустимым количеством для MISC, хотя 16 или 8 инструкций ближе к тому, что подразумевается под "минимальным набором инструкций". У MISC-процессора не может быть нулевых инструкций, так как это компьютер с нулевым набором инструкций. У MISC-процессора не может быть одной инструкции, так как это компьютер с одноинструкционным набором. Реализованные инструкции CPU по умолчанию не должны поддерживать широкий спектр входных данных, поэтому обычно это означает 8-битный или 16-битный CPU. Если процессор имеет бит NX, то он, скорее всего, будет классифицирован как компьютер со сложным набором инструкций (CISC) или компьютером с уменьшенным набором инструкций (RISC). Чипы MISC обычно не имеют аппаратной защиты памяти какого-либо типа, если только нет специфической причины для реализации этой функции. Наличие подсистемы микрокода исключает процессор из категории MISC. Единственным приемлемым режимом адресации для MISC-процессора считается загрузка/хранение, как и для компьютеров с уменьшенным набором инструкций (RISC). MISC-процессоры обычно имеют от 64 КБ до 4 ГБ доступной адресуемой памяти, но большинство конструкций MISC занимают менее 1 мегабайта. Кроме того, конвейеры инструкций MISC, как правило, очень просты. Конвейеры инструкций, предсказание ветвлений, внеочередное выполнение, переименование регистров и спекулятивное выполнение в целом исключают отнесение процессора к архитектуре MISC. Хотя 1-битные процессоры в остальном устарели (и не были MISC или OISC), первый компьютер на основе углеродных нанотрубок является 1-битным компьютером с одноинструкционным набором и содержит всего 178 транзисторов, что, вероятно, делает его самым простым (или одним из самых простых) CPU, созданным на сегодняшний день (по количеству транзисторов).
Separate from the stack definition of a MISC architecture, is the MISC architecture being defined by the number of instructions supported. Typically a minimal instruction set computer is viewed as having 32 or fewer instructions, where NOP, RESET, and CPUID type instructions are usually not counted by consensus due to their fundamental nature. 32 instructions is viewed as the highest allowable number of instructions for a MISC, though 16 or 8 instructions are closer to what is meant by "Minimal Instructions". A MISC CPU cannot have zero instructions as that is a zero instruction set computer. A MISC CPU cannot have one instruction as that is a one instruction set computer. The implemented CPU instructions should by default not support a wide set of inputs, so this typically means an 8 bit or 16 bit CPU. If a CPU has an NX bit, it is more likely to be viewed as being a complex instruction set computer (CISC) or reduced instruction set computer (RISC). MISC chips typically lack hardware memory protection of any kind, unless there is an application specific reason to have the feature. If a CPU has a microcode subsystem, that excludes it from being a MISC. The only addressing mode considered acceptable for a MISC CPU to have is load/store, the same as for reduced instruction set computer (RISC) CPUs. MISC CPUs can typically have between 64 KB to 4 GB of accessible addressable memory—but most MISC designs are under 1 megabyte. Also, the instruction pipelines of MISC as a rule tend to be very simple. Instruction pipelines, branch prediction, out of order execution, register renaming, and speculative execution broadly exclude a CPU from being classified as a MISC architecture. While 1 bit CPUs are otherwise obsolete (and were not MISCs nor OISCs), the first carbon nanotube computer is a 1 bit one instruction set computer, and has only 178 transistors, and thus likely the lowest complexity (or next lowest) CPU produced so far (by transistor count).
Первые компьютеры с сохраненной программой
IBM SSEC обладал возможностью обрабатывать инструкции как данные и был публично продемонстрирован 27 января 1948 года. Эта возможность была запатентована в США 28 апреля 1953 года. Однако, он был частично электромеханическим, а не полностью электронным. На практике инструкции считывались с бумажной ленты из-за ограниченной памяти. Manchester Baby, разработанный в университете Виктории в Манчестере, стал первым полностью электронным компьютером, способным выполнять хранимую программу. 21 июня 1948 года он выполнил программу факторизации в течение 52 минут, после выполнения простой программы деления и программы, демонстрирующей взаимную простоту двух чисел. Электронный численный интегратор и компьютер (ENIAC) был модифицирован для работы в качестве примитивного компьютера с памятью только для чтения (используя таблицы функций в качестве ПЗУ) и был продемонстрирован в таком виде 16 сентября 1948 года, выполняя программу Адель Голдстайн для фон Неймана. Бинарный автоматический компьютер (BINAC) выполнил несколько тестовых программ в феврале, марте и апреле 1949 года, однако был полностью завершен лишь в сентябре 1949 года. Manchester Mark 1 был разработан на основе проекта Baby. Промежуточная версия Mark 1 была доступна для выполнения программ в апреле 1949 года, но завершена только в октябре 1949 года. Электронный автоматический калькулятор с задержкой хранения (EDSAC) выполнил свою первую программу 6 мая 1949 года. Электронный дискретный переменный автоматический компьютер (EDVAC) был поставлен в августе 1949 года, но проблемы не позволили ввести его в регулярную эксплуатацию до 1951 года. Автоматический компьютер для научных и промышленных исследований Содружества (CSIRAC, ранее CSIR Mk I) выполнил свою первую программу в ноябре 1949 года. Стандартный восточный автоматический компьютер (SEAC) был продемонстрирован в апреле 1950 года. Pilot ACE выполнил свою первую программу 10 мая 1950 года и был продемонстрирован в декабре 1950 года. Стандартный западный автоматический компьютер (SWAC) был завершен в июле 1950 года. Whirlwind был завершен в декабре 1950 года и начал фактическое использование в апреле 1951 года. Первый ERA Atlas (позже коммерческий ERA 1101/UNIVAC 1101) был установлен в декабре 1950 года.
The IBM SSEC had the ability to treat instructions as data, and was publicly demonstrated on January 27, 1948. This ability was claimed in a US patent issued April 28, 1953. However, it was partly electromechanical, not fully electronic. In practice, instructions were read from paper tape due to its limited memory. The Manchester Baby, by the Victoria University of Manchester, was the first fully electronic computer to run a stored program. It ran a factoring program for 52 minutes on June 21, 1948, after running a simple division program and a program to show that two numbers were relatively prime. The Electronic Numerical Integrator and Computer (ENIAC) was modified to run as a primitive read only stored program computer (using the Function Tables for program read only memory (ROM) and was demonstrated as such on September 16, 1948, running a program by Adele Goldstine for von Neumann. The Binary Automatic Computer (BINAC) ran some test programs in February, March, and April 1949, although was not completed until September 1949. The Manchester Mark 1 developed from the Baby project. An intermediate version of the Mark 1 was available to run programs in April 1949, but was not completed until October 1949. The Electronic Delay Storage Automatic Calculator (EDSAC) ran its first program on May 6, 1949. The Electronic Discrete Variable Automatic Computer (EDVAC) was delivered in August 1949, but it had problems that kept it from being put into regular operation until 1951. The Commonwealth Scientific and Industrial Research Automatic Computer (CSIRAC, formerly CSIR Mk I) ran its first program in November 1949. The Standards Eastern Automatic Computer (SEAC) was demonstrated in April 1950. The Pilot ACE ran its first program on May 10, 1950 and was demonstrated in December 1950. The Standards Western Automatic Computer (SWAC) was completed in July 1950. The Whirlwind was completed in December 1950 and was in actual use in April 1951. The first ERA Atlas (later the commercial ERA 1101/UNIVAC 1101) was installed in December 1950.
Недостатки конструкции
Недостатком MISC является то, что инструкции, как правило, имеют больше последовательных зависимостей, что снижает общий уровень параллелизма инструкций. Архитектуры MISC имеют много общего с некоторыми особенностями языков программирования, такими как использование стека в Forth и виртуальной машине Java. Обе они недостаточно эффективно поддерживают полный параллелизм на уровне инструкций. Однако можно использовать объединение макроопераций для выполнения часто встречающихся последовательностей инструкций как единых шагов (например, ADD, FETCH для выполнения единственного чтения из памяти с использованием индекса).
The disadvantage of a MISC is that instructions tend to have more sequential dependencies, reducing overall instruction level parallelism. MISC architectures have much in common with some features of some programming languages such as Forth's use of the stack, and the Java virtual machine. Both are weak in providing full instruction level parallelism. However, one could employ macro op fusion as a means of executing common instruction phrases as individual steps (e. g., ADD,FETCH to perform a single indexed memory read).
Известные процессоры
Вероятно, самым коммерчески успешным MISC стала оригинальная архитектура транспондера INMOS, в которой отсутствовал блок операций с плавающей точкой. Однако многие 8-битные микроконтроллеры, предназначенные для встраиваемых компьютерных приложений, подпадают под определение MISC. Каждый космический аппарат STEREO оснащен двумя процессорами P24 MISC и двумя процессорами CPU24 MISC.
Probably the most commercially successful MISC was the original INMOS transputer architecture that had no floating point unit. However, many 8 bit microcontrollers, for embedded computer applications, qualify as MISC. Each STEREO spacecraft includes two P24 MISC CPUs and two CPU24 MISC CPUs.