W65C21S: Адаптер периферийного интерфейса для микропроцессоров 65xx
WDC 65C21
W65C21S: гибкий интерфейсный адаптер для микропроцессоров 65xx. Управление до 2 периферийными устройствами, двунаправленный ввод/вывод, регистры направления данных.
Сравнивайте с английским: нажмите на абзац — оригинал откроется в окне. Кнопка EN под абзацем показывает его прямо в тексте.
Введение
W65C21S – очень гибкий адаптер периферического интерфейса (PIA) для использования с микропроцессорами WDC 65xx и другими 8-разрядными семействами микропроцессоров. Разработан он компанией Western Design Center (WDC). W65C21S обеспечивает программное управление микропроцессором до двух периферийных устройств (порт A и порт B). Управление периферийными устройствами осуществляется через два 8-разрядных двунаправленных порта ввода-вывода, оснащенных индивидуально разработанными регистрами направления данных. Регистры направления данных позволяют выбирать направление потока данных (вход или выход) для каждого порта ввода-вывода. Направление потока данных может задаваться для каждой линии отдельно, обеспечивая смешанное использование входных и выходных линий в пределах одного порта. Функция управления прерываниями по схеме "рукопожатие" реализована с помощью четырех линий периферийного управления. Это обеспечивает расширенный контроль над функциями передачи данных между микропроцессором и периферийными устройствами, а также двунаправленную передачу данных между адаптерами периферического интерфейса W65C21S в многопроцессорных системах. PIA взаимодействует с семейством микропроцессоров 65xx посредством линии сброса, тактового сигнала φ2, линии чтения/записи, двух линий запроса прерывания, двух линий выбора регистра, трех линий выбора микросхемы и 8-разрядной двунаправленной шины данных. Подключение к периферийным устройствам осуществляется через четыре линии прерывания/управления и две 8-разрядные двунаправленные шины. W65C21S PIA организован в два независимых раздела, называемых стороной A и стороной B. Каждый раздел состоит из регистра управления (CRA, CRB), регистра направления данных (DDRA, DDRB), выходного регистра (ORA, ORB), блока контроля статуса прерывания (ISCA, ISCB) и буферов, необходимых для управления шинами периферийного интерфейса. Буферы шины данных (DBB) обеспечивают связь данных из двух разделов с шиной данных, а регистр входных данных (DIR) – связь данных из DBB с регистрами PIA. Схема управления выбором микросхемы (Chip Select) и RWB взаимодействует с линиями управления шиной процессора.
The W65C21S is a very flexible Peripheral Interface Adapter (PIA) for use with WDC’s 65xx and other 8 bit microprocessor families. It is produced by Western Design Center (WDC). The W65C21S provides programmed microprocessor control of up to two peripheral devices (Port A and Port B). Peripheral device control is accomplished through two 8 bit bidirectional I/O Ports, with individually designed Data Direction Registers. The Data Direction Registers provide selection of data flow direction (input or output) at each respective I/O Port. Data flow direction may be selected on a line by line basis with intermixed input and output lines within the same port. The “handshake” interrupt control feature is provided by four peripheral control lines. This capability provides enhanced control over data transfer functions between the microprocessor and peripheral devices, as well as bidirectional data transfer between W65C21S Peripheral Interface Adapters in multiprocessor systems. The PIA interfaces to the 65xx microprocessor family with a reset line, a ϕ2 clock line, a read/write line, two interrupt request lines, two register select lines, three chip select lines and an 8 bit bidirectional data bus. The PIA interfaces to the peripheral devices with four interrupt/control lines and two 8 bit bidirectional buses. The W65C21S PIA is organized into two independent sections referred to as the A Side and the B Side. Each section consists of Control Register (CRA, CRB), Data Direction Register (DDRA, DDRB), Output Register (ORA, ORB), Interrupt Status Control (ISCA, ISCB) and the buffers necessary to drive the Peripheral Interface buses. Data Bus Buffers (DBB) interface data from the two sections to the data bus, while the Date Input Register (DIR) interfaces data from the DBB to the PIA registers. Chip Select and RWB control circuitry interface to the processor bus control lines.