Ағылшыншамен салыстырыңыз: абзацты басыңыз — түпнұсқа терезеде ашылады. Абзац астындағы EN түймесі оны мәтін ішінде көрсетеді.
Кіріспе
W65C21S – WDC-нің 65xx және басқа 8 биттік микропроцессорлар отбасысымен қолдануға арналған өте икемді Перифериялық Интерфейс Адаптері (PIA). Оны Western Design Center (WDC) өндіреді. W65C21S екі перифериялық құрылғыны (A және B порттары) микропроцессорлық бағдарлама арқылы басқаруды қамтамасыз етеді. Перифериялық құрылғыларды басқару екі 8 биттік екі бағытты I/O порты арқылы жүзеге асырылады, олар жеке-жеке жасалған Деректер Бағыты Тіркелімдерімен жабдықталған. Деректер Бағыты Тіркелімдері әрбір тиісті I/O портта деректер ағыны бағытын (кіріс немесе шығыс) таңдау мүмкіндігін береді. Деректер ағыны бағыты бір порттың ішінде аралас кіріс және шығыс желілерімен бірге желі бойынша таңдалуы мүмкін. "Қол сүйкімдесу" үзілісін басқару мүмкіндігі төрт перифериялық басқару желісі арқылы қамтамасыз етіледі. Бұл мүмкіндік микропроцессор мен перифериялық құрылғылар арасындағы деректерді беру функцияларын, сондай-ақ көппроцессорлық жүйелердегі W65C21S Перифериялық Интерфейс Адаптерлері арасындағы екі бағытты деректерді беруді жақсартып, бақылауды күшейтеді. PIA 65xx микропроцессорлар отбасымен қайта орнату желісі, ϕ2 сағат желісі, оқу/жазу желісі, екі үзіліс сұрату желісі, екі тіркелімді таңдау желісі, үш чипті таңдау желісі және 8 биттік екі бағытты деректер шинасы арқылы байланысады. PIA перифериялық құрылғылармен төрт үзіліс/басқару желісі және екі 8 биттік екі бағытты шина арқылы байланысады. W65C21S PIA екі тәуелсіз бөлімге бөлінеді, олар A жағы және B жағы деп аталады. Әрбір бөлім Бақылау Тіркелімінен (CRA, CRB), Деректер Бағыты Тіркелімінен (DDRA, DDRB), Шығыс Тіркелімінен (ORA, ORB), Үзіліс Күйін Бақылаудан (ISCA, ISCB) және Перифериялық Интерфейс шиналарын басқаруға қажетті буферлерден тұрады. Деректер Буферлері (DBB) екі бөлімнен деректерді деректер шинасына, ал Дата Кіріс Тіркелімі (DIR) DBB-ден PIA тіркелімдеріне деректерді интерфейске қосады. Chip Select және RWB басқару схемалары процессор шинасының басқару желілеріне интерфейс жасайды.
The W65C21S is a very flexible Peripheral Interface Adapter (PIA) for use with WDC’s 65xx and other 8 bit microprocessor families. It is produced by Western Design Center (WDC). The W65C21S provides programmed microprocessor control of up to two peripheral devices (Port A and Port B). Peripheral device control is accomplished through two 8 bit bidirectional I/O Ports, with individually designed Data Direction Registers. The Data Direction Registers provide selection of data flow direction (input or output) at each respective I/O Port. Data flow direction may be selected on a line by line basis with intermixed input and output lines within the same port. The “handshake” interrupt control feature is provided by four peripheral control lines. This capability provides enhanced control over data transfer functions between the microprocessor and peripheral devices, as well as bidirectional data transfer between W65C21S Peripheral Interface Adapters in multiprocessor systems. The PIA interfaces to the 65xx microprocessor family with a reset line, a ϕ2 clock line, a read/write line, two interrupt request lines, two register select lines, three chip select lines and an 8 bit bidirectional data bus. The PIA interfaces to the peripheral devices with four interrupt/control lines and two 8 bit bidirectional buses. The W65C21S PIA is organized into two independent sections referred to as the A Side and the B Side. Each section consists of Control Register (CRA, CRB), Data Direction Register (DDRA, DDRB), Output Register (ORA, ORB), Interrupt Status Control (ISCA, ISCB) and the buffers necessary to drive the Peripheral Interface buses. Data Bus Buffers (DBB) interface data from the two sections to the data bus, while the Date Input Register (DIR) interfaces data from the DBB to the PIA registers. Chip Select and RWB control circuitry interface to the processor bus control lines.