Введение

Технология межпроцессорного взаимодействия, впервые представленная в 2001 году.

HyperTransport (HT), ранее известная как Lightning Data Transport, – это технология для соединения компьютерных процессоров. Это двунаправленная последовательно-параллельная высокоскоростная связь типа «точка-точка» с низкой задержкой, представленная 2 апреля 2001 года. Консорциум HyperTransport отвечает за продвижение и разработку технологии HyperTransport. HyperTransport наиболее известен как системная шинная архитектура центральных процессоров AMD, начиная с Athlon 64 и заканчивая AMD FX, а также соответствующих чипсетов материнских плат. HyperTransport также использовался компаниями IBM и Apple в компьютерах Power Mac G5, а также в ряде современных систем MIPS. Текущая спецификация HTX 3.1 оставалась конкурентоспособной в 2014 году для высокоскоростной оперативной памяти (2666 и 3200 МТ/с, или около 10,4 ГБ/с и 12,8 ГБ/с) DDR4 и более медленных технологий (около 1 ГБ/с, сопоставимо с высокопроизводительной flash-памятью ULLtraDIMM на твердотельных накопителях PCIe) – обеспечивая более широкий диапазон скоростей оперативной памяти на общей шине процессора, чем любая шина Intel Front Side Bus. Технологии Intel требуют отдельного интерфейса для каждого диапазона скоростей оперативной памяти, что приводит к более сложной компоновке материнской платы, но с меньшим количеством узких мест. HTX 3.1 со скоростью 26 ГБ/с может служить единой шиной для до четырех модулей DDR4, работающих на самых высоких заявленных скоростях. Однако для оперативной памяти DDR4 может потребоваться две или более шин HTX 3.1, что снижает ее эффективность в качестве единого канала передачи данных.

Ссылки и тарифы

HyperTransport выпускается в четырех версиях — 1.x, 2.0, 3.0 и 3.1, работающих в диапазоне от 200 МГц до 3,2 ГГц. Это также соединение с двукратной скоростью передачи данных (DDR), то есть оно передает данные как по переднему, так и по заднему фронту тактового сигнала. Это обеспечивает максимальную скорость передачи данных 6400 МТ/с при работе на частоте 3,2 ГГц. Рабочая частота автоматически согласовывается с чипсетом материнской платы (North Bridge) в современных вычислительных системах. HyperTransport поддерживает автоматически согласовываемую разрядность, варьирующуюся от 2 до 32 бит на канал; на шину HyperTransport приходится два однонаправленных канала. С появлением версии 3.1, использующей полноразрядные 32-битные каналы и рабочую частоту, соответствующую спецификации HyperTransport 3.1, теоретическая скорость передачи данных составляет 25,6 ГБ/с (3,2 ГГц × 2 передачи за такт × 32 бита на канал) в одном направлении, или 51,2 ГБ/с суммарная пропускная способность, что делает его быстрее большинства существующих шинных стандартов для рабочих станций и серверов, а также быстрее большинства шинных стандартов для высокопроизводительных вычислений и сетей. Каналы различной разрядности могут быть объединены в единой конфигурации системы, например, один 16-битный канал к другому процессору и один 8-битный канал к периферийному устройству, что обеспечивает более широкую взаимосвязь между процессорами и меньшую пропускную способность для периферийных устройств, в зависимости от потребностей. Также поддерживается разделение каналов, когда один 16-битный канал может быть разделен на два 8-битных канала. Благодаря меньшим накладным расходам, эта технология обычно имеет меньшую задержку, чем другие решения. С точки зрения электрических характеристик, HyperTransport аналогичен дифференциальной сигнализации с низким напряжением (LVDS), работающей на 1,2 В. HyperTransport 2.0 добавил деакцентуацию передатчика после курсора. HyperTransport 3.0 добавил перемешивание и выравнивание фазы приемника, а также опциональную деакцентуацию прекурсора передатчика.

Пакетная

HyperTransport основан на пакетах, где каждый пакет состоит из набора 32-битных слов, независимо от физической ширины канала. Первое слово в пакете всегда содержит командное поле. Многие пакеты содержат 40-битный адрес. Дополнительный 32-битный управляющий пакет добавляется, когда требуется 64-битная адресация. Полезная нагрузка данных передается после управляющего пакета. Передачи всегда выравниваются до кратного 32 битам, независимо от их фактической длины. Пакеты HyperTransport поступают в межсоединение сегментами, называемыми битовыми интервалами. Количество необходимых битовых интервалов зависит от ширины канала. HyperTransport также поддерживает обмен сообщениями системного управления, сигнализацию прерываний, отправку запросов соседним устройствам или процессорам, транзакции ввода-вывода и общие транзакции данных. Поддерживаются два типа команд записи: с подтверждением и без подтверждения. Записи с подтверждением не требуют ответа от целевого устройства. Обычно это используется для устройств с высокой пропускной способностью, таких как трафик с равномерным доступом к памяти или прямые передачи данных в память. Записи без подтверждения требуют ответа от получателя в виде ответа "цель завершена". Операции чтения также требуют ответа, содержащего запрашиваемые данные. HyperTransport поддерживает модель порядка потребитель/производитель PCI.

Управляемая мощностью

HyperTransport также обеспечивает управление питанием, поскольку он соответствует спецификации Advanced Configuration and Power Interface. Это означает, что изменения в состояниях энергосбережения процессора (C-состояниях) могут инициировать изменения в состояниях устройств (D-состояниях), например, отключение дисков при переходе ЦП в спящий режим. HyperTransport 3.0 предоставил дополнительные возможности для централизованного контроллера управления питанием, позволяющие реализовывать политики управления энергопотреблением.

Замена передней шины

Основное применение HyperTransport — замена шины, соединяющей процессор и память, разработанной Intel, которая различается для каждого типа процессора Intel. Например, процессор Pentium нельзя подключить непосредственно к шине PCI Express, для расширения системы требуется сначала использовать адаптер. Проприетарная шина, соединяющая процессор и память, должна подключаться через адаптеры к различным стандартным шинам, таким как AGP или PCI Express. Обычно эти адаптеры интегрированы в функции контроллеров, известные как северный и южный мосты. В отличие от этого, HyperTransport — это открытая спецификация, опубликованная консорциумом нескольких компаний. Один чип-адаптер HyperTransport будет работать с широким спектром микропроцессоров, поддерживающих HyperTransport. AMD использовала HyperTransport для замены шины, соединяющей процессор и память, в своих семействах микропроцессоров Opteron, Athlon 64, Athlon II, Sempron 64, Turion 64, Phenom, Phenom II и FX.

Мультипроцессорная связь

Еще одно применение HyperTransport — в качестве межсоединения для многопроцессорных компьютеров с архитектурой NUMA. AMD использовала HyperTransport с проприетарным расширением для обеспечения когерентности кэша как часть своей Direct Connect Architecture в линейках процессоров Opteron и Athlon 64 FX (двухсокетная архитектура Direct Connect (DSDC)). Infinity Fabric, используемая с серверными процессорами EPYC, представляет собой расширенную версию HyperTransport. Межсоединение HORUS от Newisys расширяет эту концепцию на более крупные кластеры. Устройство Aqua от 3Leaf Systems виртуализирует и объединяет процессоры, память и устройства ввода-вывода.

Замена маршрутизатора или коммутаторной шины

HyperTransport также может использоваться в качестве шины в маршрутизаторах и коммутаторах. Маршрутизаторы и коммутаторы имеют несколько сетевых интерфейсов и должны как можно быстрее пересылать данные между этими портами. Например, четырехпортовый маршрутизатор Ethernet со скоростью 1000 Мбит/с требует максимальную внутреннюю полосу пропускания 8000 Мбит/с (1000 Мбит/с × 4 порта × 2 направления). HyperTransport значительно превышает полосу пропускания, необходимую для этого применения. Однако маршрутизатор с 4 + 1 портом 10 Гбит/с потребует внутреннюю полосу пропускания 100 Гбит/с. Если добавить к этому 8 антенн 802.11ac и стандарт WiGig 60 ГГц (802.11ad), то HyperTransport становится более целесообразным (при использовании от 20 до 24 линий для обеспечения необходимой полосы пропускания).

Сопроцессорная связь

Проблема задержки и пропускной способности между центральными и сопроцессорами обычно являлась основным препятствием для их практической реализации. Появились сопроцессоры, такие как FPGA, которые могут получить доступ к шине HyperTransport и интегрироваться непосредственно на материнскую плату. FPGA текущего поколения от ведущих производителей (Altera и Xilinx) напрямую поддерживают интерфейс HyperTransport и имеют в наличии IP-ядра. Компании, такие как XtremeData, Inc. и DRC, используют эти FPGA (Xilinx в случае DRC) и создают модули, позволяющие FPGA подключаться непосредственно к разъему Opteron. 21 сентября 2006 года AMD запустила инициативу Torrenza, направленную на дальнейшее продвижение использования HyperTransport для подключаемых карт и сопроцессоров. Эта инициатива открыла доступ к разъему "Socket F" для плат расширения, таких как продукты XtremeData и DRC.

Дополнительный разъем для карт (HTX и HTX3)

Спецификация разъема, позволяющая периферийным устройствам, подключаемым через слоты, иметь прямое соединение с микропроцессором посредством интерфейса HyperTransport, была опубликована Консорциумом HyperTransport. Она известна как HyperTransport eXpansion (HTX). Используя обратную конфигурацию того же механического разъема, что и 16-линейный слот PCI Express (плюс разъем x1 для контактов питания), HTX позволяет разрабатывать подключаемые карты, поддерживающие прямой доступ к процессору и DMA к системной оперативной памяти. Первой картой для этого слота стала QLogic InfiniPath InfiniBand HCA. IBM и HP, среди прочих, выпустили системы, соответствующие стандарту HTX. Изначальный стандарт HTX ограничен шириной 16 бит и частотой 800 МГц. В августе 2008 года Консорциум HyperTransport выпустил HTX3, который увеличивает тактовую частоту HTX до 2,6 ГГц (5,2 ГТ/с, 10,7 ГТи, 5,2 ГГц фактической скорости передачи данных, 3 МТ/с скорость обработки) и обеспечивает обратную совместимость.

Испытания

Разъем тестируемого устройства (DUT) определен для обеспечения стандартизированного подключения функциональной системы тестирования.

Спецификации частоты

Гипертранспорт Версия Год Макс. частота HT Макс. ширина канала Макс. общая полоса пропускания (ГБ/с) двунаправленная 16 бит однонаправленная 32 бит однонаправленная* 1.0 2001 800 МГц 32 бит 12.8 3.2 6.4 1.1 2002 800 МГц 32 бит 12.8 3.2 6.4 2.0 2004 1.4 ГГц 32 бит 22.4 5.6 11.2 3.0 2006 2.6 ГГц 32 бит 41.6 10.4 20.8 3.1 2008 3.2 ГГц 32 бит 51.2 12.8 25.6 * Серии AMD Athlon 64, Athlon 64 FX, Athlon 64 X2, Athlon X2, Athlon II, Phenom, Phenom II, Sempron, Turion и более поздние используют одну 16-битную HyperTransport-шину. AMD Athlon 64 FX (1207) и Opteron используют до трех 16-битных HyperTransport-шин. Типичные тактовые частоты для этих процессорных шин составляют от 800 МГц до 1 ГГц (старые одно- и многосокетные системы на шинах 754/939/940) и от 1.6 ГГц до 2.0 ГГц (новые односокетные системы на шинах AM2+/AM3 – большинство новых процессоров используют 2.0 ГГц). Хотя сам HyperTransport поддерживает 32-битные шины, эта ширина в настоящее время не используется ни одним процессором AMD. Некоторые чипсеты даже не используют 16-битную ширину, используемую процессорами. К ним относятся Nvidia nForce3 150, nForce3 Pro 150 и ULi M1689, которые используют 16-битную HyperTransport-шину нисходящей связи, но ограничивают HyperTransport-шину восходящей связи до 8 бит.

Имя

Возникла некоторая маркетинговая путаница, связанная с использованием аббревиатуры HT для обозначения HyperTransport и последующим использованием HT для обозначения технологии Hyper Threading от Intel в некоторых микропроцессорах Pentium 4, а также в более новых микропроцессорах Intel Core на основе Nehalem и Westmere. Технология Hyper Threading официально известна как технология Hyper Threading (HTT) или HT Technology. В связи с возможностью такой путаницы, консорциум HyperTransport всегда использует полное наименование: "HyperTransport".

Ткань бесконечности

Infinity Fabric (IF) — это расширение HyperTransport, представленное AMD в 2016 году как соединение для своих графических и центральных процессоров. Оно также может использоваться как межчиповое соединение для связи между центральными и графическими процессорами (для архитектуры гетерогенных систем), известной как архитектура Infinity. Компания заявила, что пропускная способность Infinity Fabric будет масштабироваться от 30 ГБ/с до 512 ГБ/с и будет использоваться в процессорах на базе Zen и графических процессорах Vega, которые впоследствии были выпущены в 2017 году. В процессорах Zen и Zen+ межсоединения данных "SDF" работают на той же частоте, что и тактовая частота памяти DRAM (MEMCLK), что сделано для устранения задержек, вызванных разными тактовыми частотами. В результате использование более быстрой оперативной памяти увеличивает скорость работы всей шины. Шина имеет ширину 32 бита, как и в HT, но за цикл выполняется 8 передач (пакеты по 128 бит) по сравнению с первоначальными 2. Для повышения энергоэффективности были внесены электрические изменения. В процессорах Zen 2 и Zen 3 шина IF работает на отдельной частоте, либо в соотношении 1:1, либо 2:1 к частоте DRAM, из-за ранних проблем Zen, когда высокоскоростная DRAM влияла на скорость IF и, следовательно, на стабильность системы. Ширина шины также была удвоена. В процессорах Zen 4 и более поздних версиях шина IF может работать с асинхронной частотой DRAM, чтобы обеспечить более высокие тактовые частоты, поддерживаемые DDR5.