Сверхкомпьютер ASC от Texas Instruments: пионер векторной обработки

Введение

Суперкомпьютер

Advanced Scientific Computer (ASC) — суперкомпьютер, разработанный и произведённый компанией Texas Instruments (TI) в период с 1966 по 1973 год. Центральный процессор (ЦП) ASC поддерживал векторную обработку, метод повышения производительности, который был ключевым фактором его высокой скорости работы. ASC, вместе с суперкомпьютером Control Data Corporation STAR 100 (представленным в том же году), стали первыми компьютерами, оснащёнными векторной обработкой. Однако потенциал этой технологии не был в полной мере раскрыт ни ASC, ни STAR 100 из-за недостаточного понимания принципов её работы; суперкомпьютер Cray Research Cray 1, анонсированный в 1975 году, полностью реализовал и популяризировал векторную обработку. Более успешная реализация векторной обработки в Cray 1 позволила отнести ASC (и STAR 100) к векторным процессорам первого поколения, а Cray 1 — ко второму.

История

TI начиналась как подразделение компании Geophysical Service Incorporated (GSI), которая выполняла сейсмические исследования для нефтедобывающих компаний. GSI теперь являлась дочерней компанией TI, и TI стремилась применять новейшие компьютерные технологии к обработке и анализу сейсмических данных. Проект ASC начался как Advanced Seismic Computer (Продвинутый сейсмический компьютер). По мере развития проекта TI решила расширить его область применения. Слово "Seismic" (сейсмический) было заменено на "Scientific" (научный) в названии, что позволило проекту сохранить аббревиатуру ASC. Изначально разработка программного обеспечения, включая операционную систему и компилятор FORTRAN, велась по контракту с компанией Computer Usage Company под руководством Джорджа Р. Тримбла-младшего, но впоследствии была переведена в TI. Южный методистский университет в Далласе разработал компилятор ALGOL для ASC.

Архитектура

ASC базировался на единой высокоскоростной совместно используемой памяти, к которой имели доступ процессор и восемь контроллеров каналов ввода-вывода, в организации, аналогичной новаторской CDC 6600 Сеймура Крея. Доступ к памяти осуществлялся исключительно под контролем блока управления памятью (MCU). MCU представляла собой двухстороннюю параллельную сеть со скоростью 256 бит на канал, способную поддерживать до восьми независимых процессоров, с девятым каналом для доступа к "основной памяти" (именуемой "расширенной памятью"). MCU также функционировала как контроллер кэша, обеспечивая высокоскоростной доступ к памяти на полупроводниковой основе для восьми портов процессора и обрабатывая все коммуникации с 24-битным адресным пространством основной памяти. MCU была разработана для асинхронной работы, что позволяло ей работать с различными скоростями и масштабироваться для различных уровней производительности. Например, основная память могла быть построена из более медленной, но менее дорогой магнитной памяти, хотя на практике это не использовалось. В самом быстром режиме она могла поддерживать скорость передачи 80 миллионов 32-битных слов в секунду на порт, что в сумме давало 640 миллионов слов в секунду. Это значительно превосходило возможности даже самых быстрых запоминающих устройств того времени. Процессор имел тактовый цикл 60 нс (тактовая частота 16,67 МГц), а его логика была построена из 20 логических интегральных схем с эмиттерно-связанной логикой, первоначально разработанных TI для суперкомпьютера ILLIAC IV. Процессор обладал чрезвычайно продвинутой архитектурой и организацией для своего времени, поддерживая микрокодированные арифметические и математические инструкции, которые работали со скалярами, векторами или матрицами. Векторные вычислительные средства имели архитектуру "память-память", где векторные операнды считывались из памяти, а результирующий вектор записывался обратно в память. Процессор мог иметь один, два или четыре векторных канала, позволяя ему выдавать от одного до четырех векторных результатов за цикл, в зависимости от количества установленных каналов. Векторные каналы также использовались для скалярных инструкций, и каждый канал мог одновременно поддерживать до 12 скалярных инструкций в процессе выполнения. Процессор с четырьмя каналами мог обрабатывать до 36 инструкций одновременно. Процессор имел сорок восемь 32-битных регистров, что было огромным количеством для того времени. 16 регистров использовались для адресации, 16 для скалярных операций, 8 для смещений индексов и 8 для указания различных параметров векторных инструкций. Данные перемещались между регистрами и памятью с помощью инструкций загрузки/сохранения, которые могли передавать от 4 до 64 бит (два регистра) за один раз. Большинство векторных процессоров, как правило, ограничивались пропускной способностью памяти, то есть они могли обрабатывать данные быстрее, чем могли получить их из памяти. Это остается серьезной проблемой и в современных SIMD-архитектурах, поэтому значительные усилия направлены на увеличение пропускной способности памяти в современных компьютерных системах (хотя и в основном безуспешно). В ASC это было частично улучшено благодаря блоку предсказания, который предсказывал предстоящие обращения к памяти и загружал данные в скалярные регистры неявно, используя интерфейс памяти в процессоре, называемый буферным блоком памяти (MBU). "Периферийный процессор" представлял собой отдельную систему, полностью предназначенную для быстрого запуска операционной системы и программ, работающих в ней, а также для подачи данных процессору. PP был построен из восьми "виртуальных процессоров" (VPs), которые были разработаны для обработки инструкций и базовой целочисленной арифметики. Каждый VP имел свой собственный счетчик программ и регистры, и система могла одновременно выполнять восемь программ, ограничиваясь только скоростью доступа к памяти. Поддержание восьми программ в рабочем состоянии позволяло системе переключать выполнение программ на процессоре в зависимости от доступности данных в шине памяти, минимизируя "простои", когда процессору приходилось ждать данных из памяти. PP также включал в себя набор из шестидесяти четырех 32-битных коммуникационных регистров (CR). CR хранили состояние, необходимое для связи между различными частями ASC: процессором, VP и контроллерами каналов. Набор инструкций ASC включал в себя инструкцию разворота битов, которая предназначалась для ускорения вычисления быстрых преобразований Фурье (FFT). К тому времени, когда ASC поступил в производство, были разработаны более эффективные алгоритмы FFT, которые не требовали этой операции. TI предложила вознаграждение первому человеку, который найдет полезное применение для этой инструкции, но вознаграждение так и не было получено.

The ASC was based around a single high speed shared memory, which was accessed by the CPU and eight I/O channel controllers, in an organization similar to Seymour Cray's groundbreaking CDC 6600. Memory was accessed solely under the control of the memory control unit (MCU). The MCU was a two way, 256 bit per channel parallel network that could support up to eight independent processors, with a ninth channel for accessing "main memory" (referred to as "extended memory"). The MCU also acted as a cache controller, offering high speed access to a semiconductor based memory for the eight processor ports, and handling all communications to the 24 bit address space in main memory. The MCU was designed to operate asynchronously, allowing it to work at a variety of speeds and scale across a number of performance points. For instance, main memory could be constructed out of slower but less expensive core memory, although this was not used in practice. At the fastest, it could sustain transfer rates of 80 million 32 bit words per second per port, for a total transfer rate of 640 million words per second. This was well beyond the capabilities of even the fastest memories of the era. The CPU had a 60 ns clock cycle (16.67 MHz clock frequency) and its logic was built from 20 gate emitter coupled logic integrated circuits originally developed by TI for the ILLIAC IV supercomputer. The CPU had an extremely advanced architecture and organization for its era, supporting microcoded arithmetic and mathematical instructions that operated on scalars, vectors, or matrices. The vector processing facilities had a memory to memory architecture; where the vector operands were read from, and the resulting vector written to, memory. The CPU could have one, two, or four vector lanes, allowing the CPU to produce one to four vector results every cycle, depending on the number of vector lanes installed. The vector lanes were also used for scalar instructions, and each lane could keep up to 12 scalar instructions in flight simultaneously. The CPU, with four lanes, allowed up to 36 instructions in total across the entire CPU. The processor had forty eight 32 bit registers, a huge number for the time. 16 of the registers were used for addressing, 16 for scalar operations, 8 for index offsets, and 8 for specifying the various parameters for vector instructions. Data was moved between the registers and memory by load/store instructions, which could transfer from 4–64 bits (two registers) at a time. Most vector processors tended to be memory bandwidth limited, that is, they could process data faster than they could get it from memory. This remains a major problem on modern SIMD designs as well, which is why considerable effort has been put into increasing memory throughput in modern computer designs (although largely unsuccessfully). In the ASC this was improved somewhat with a lookahead unit that predicted upcoming memory accesses and loaded them into the scalar registers invisibly, using a memory interface in the CPU called the memory buffer unit (MBU). The "Peripheral Processor" was a separate system dedicated entirely to quickly running the operating system and programs running within it, as well as feeding data to the CPU. The PP was built out of eight "virtual processors" (VPs), which were designed to handle instructions and basic integer arithmetic only. Each VP had its own program counter and registers, and the system could thus run eight programs at the same time, limited only by memory accesses. Keeping eight programs running allowed the system to shuffle execution of programs on the CPU depending on what data was available on the memory bus at that time, minimizing "dead time" where the CPU had to wait for data from the memory. The PP also included a set of sixty four 32 bit communications registers (CRs). The CRs stored the state required for communication between the various parts of the ASC: the CPU, VPs, and channel controllers. The ASC instruction set include a bit reverse instruction that was intended to speed up the calculation of fast Fourier transforms (FFTs). By the time the ASC was in production, better FFT algorithms had been developed that did not require this operation. TI offered a bounty to the first person to come up with a valid use for this instruction, but was never collected.

Прием на рынке

Когда машины ASC впервые стали доступны в начале 1970-х годов, они превосходили почти все другие машины, включая CDC STAR 100, и при определенных условиях достигали производительности ILLIAC IV. Однако, к моменту анонса Cray 1 в 1975 году, было установлено всего семь машин ASC. Cray 1 была практически полностью сконцентрирована на обеспечении устойчивого высокоскоростного доступа к памяти, включая более миллиона 64-битных слов полупроводниковой памяти и время цикла, составлявшее одну пятую от времени цикла ASC (12,5 нс). Хотя ASC в некотором отношении была более масштабируемой системой, на рынке суперкомпьютеров приоритетом является скорость, и Cray 1 была значительно быстрее. Продажи ASC практически мгновенно прекратились, и хотя была разработана модернизированная версия ASC с временем цикла, составлявшим одну пятую от первоначального, компания Texas Instruments приняла решение покинуть рынок.

Приложения векторной обработки

Прототип ASC №1 был системой с одним контуром и был развернут в Остине, штат Техас, вне основной площадки TI в целях защиты конфиденциальной информации. Позже он был модернизирован до двух контуров и переименован в ASC №1A. Затем он использовался подразделением GSI компании TI для обработки сейсмических данных. ASC №2 был сдан в аренду компании Shell Oil Company в Нидерландах и также использовался для обработки сейсмических данных. ASC №3 был установлен на арсенале Редстоун в Хантсвилле, штат Алабама, для разработки технологий перехвата противоракетной обороны. После заключения Договора ОСВ-1 система была передислоцирована в Инженерный корпус армии США в Виксбурге, штат Миссисипи, для анализа напряжений в плотинах. ASC №4 использовался NOAA в Принстонском университете для разработки моделей прогнозирования погоды. Системы ASC №5 и №6 были установлены на основной площадке TI в Остине и также использовались GSI для обработки сейсмических данных. ASC №7 был отправлен в Научно-исследовательскую лабораторию ВМС в Вашингтоне, округ Колумбия, для исследований в области физики плазмы.