Кіріспе
IEEE стандарты электрондық жобалауда қолданылатын логикалық мәндерді анықтайды. Оны Электр және электроника инженерлері институтының (IEEE) Автоматтандыру стандарттары комитеті қолдау көрсетті. Стандарттау жұмысы Synopsys MVL 9 түріндегі декларацияны қабылдауға негізделді. Бастапқы дерек типі (стандартты шешілмеген логика) тоғыз символдан тұрады (оң жақтағы кестеге қараңыз). Бұл жүйе CMOS логикалық жобалары модельдеудің көптеген жағдайларында қолдана алатын пайдалы логикалық мәндер жиынтығын ұсынады, мысалы:
{| class="wikitable floatright"
|+ Character literals It was sponsored by the Design Automation Standards Committee of the Institute of Electrical and Electronics Engineers (IEEE). The standardization effort was based on the donation of the Synopsys MVL 9 type declaration. The primary data type (standard unresolved logic) consists of nine character literals (see table on the right). This system promoted a useful set of logic values that typical CMOS logic designs could implement in the vast majority of modeling situations, including:
'Z' literal to make tri state buffer logic easy
'H' and 'L' weak drives to permit wired AND and wired OR logic. 'U' for default value for all object declarations so that during simulations uninitialized values are easily detectable and thus easily corrected if necessary. In VHDL, the hardware designer makes the declarations visible via the following library and use statements:
library IEEE;
use IEEE. std logic 1164. all;
'Z' символы үш күйлі буферлік логиканы жеңілдету үшін;
'H' және 'L' әлсіз сигналдар сымдық А және сымдық ИЛИ логикасын жүзеге асыруға мүмкіндік береді.
'U' – барлық объектілердің декларациялары үшін әдепкі мән, сондықтан симуляция кезінде инициализацияланбаған мәндер оңай анықталады және қажет болған жағдайда оңай түзетіледі. VHDL-де аппараттық инженер декларацияларды келесі кітапхана және пайдалану операторлары арқылы көреді:
{| class="wikitable floatright"
|+ Character literals It was sponsored by the Design Automation Standards Committee of the Institute of Electrical and Electronics Engineers (IEEE). The standardization effort was based on the donation of the Synopsys MVL 9 type declaration. The primary data type (standard unresolved logic) consists of nine character literals (see table on the right). This system promoted a useful set of logic values that typical CMOS logic designs could implement in the vast majority of modeling situations, including:
'Z' literal to make tri state buffer logic easy
'H' and 'L' weak drives to permit wired AND and wired OR logic. 'U' for default value for all object declarations so that during simulations uninitialized values are easily detectable and thus easily corrected if necessary. In VHDL, the hardware designer makes the declarations visible via the following library and use statements:
library IEEE;
use IEEE. std logic 1164. all;
library IEEE;
use IEEE.std_logic_1164.all;
{| class="wikitable floatright"
|+ Character literals It was sponsored by the Design Automation Standards Committee of the Institute of Electrical and Electronics Engineers (IEEE). The standardization effort was based on the donation of the Synopsys MVL 9 type declaration. The primary data type (standard unresolved logic) consists of nine character literals (see table on the right). This system promoted a useful set of logic values that typical CMOS logic designs could implement in the vast majority of modeling situations, including:
'Z' literal to make tri state buffer logic easy
'H' and 'L' weak drives to permit wired AND and wired OR logic. 'U' for default value for all object declarations so that during simulations uninitialized values are easily detectable and thus easily corrected if necessary. In VHDL, the hardware designer makes the declarations visible via the following library and use statements:
library IEEE;
use IEEE. std logic 1164. all;
"U" таңбасын қолдану
Verilog және VHDL сияқты көптеген аппараттық сипаттама тілі (HDL) симуляция құралдары цифрлық электрониканы симуляциялау кезінде жоғарыда көрсетілгендей белгісіз мәнді қолдайды. Белгісіз мән – бұл жобалау қателігінің нәтижесі болуы мүмкін, оны жобалаушы нақты схемаға синтездеу алдында түзетуге болады. Сондай-ақ, белгісіз мән симуляция нақты кіріс мәнін анықтамас бұрын инициализацияланбаған жад мәндерін және тізбектің кіріс мәндерін көрсетеді. HDL синтез құралдары көбінесе тек бинарлық логикамен жұмыс істейтін тізбектерді жасайды.
"-" белгісін қолдану
Цифрлық схеманы жобалау кезінде кейбір жағдайлар схеманың атқаратын мақсатының шегінен шығуы мүмкін. Сондықтан дизайнерге осы жағдайларда не болатынына қатысы болмайды. Сонымен қатар, схемаға келіп түсетін сигналдар басқа сигналдармен жасырылуы мүмкін, нәтижесінде бұл кіріс мәні схеманың жұмысына әсер етпейді. Мұндай жағдайларда шындық кестелерін құрастыру кезінде "маңызды емес" дегенді білдіру үшін "X" белгісін пайдалану қалыпты, бірақ VHDL-де "маңызды емес" белгілері мемлекеттік машиналарды жобалауда және Карно картасын оңайлатуда кеңінен қолданылады. Бұл ' ' мәндері соңғы схема дизайнына қосымша икемділік береді, әдетте бұл схеманы жеңілдетіп, кішірейтуге мүмкіндік береді. Схема дизайны аяқталғаннан және нақты схема құрылғаннан кейін, ' ' мәндері жоғалады. Олар соңғы дизайнды оңтайландыруға байланысты нақты '0' немесе '1' мәніне айналады.
"Z" таңбасын қолдану
Кейбір цифрлық құрылғылар өз шығыстарында үш күйлі логиканың бір түрін қолдайды. Бұл үш күй – "0", "1" және "Z". Көбінесе үш күйлі логика деп аталатын бұл технология (National Semiconductor-дің тіркелген тауар белгісі), әдеттегі дұрыс және бұрыс күйлерден тұрады, сондай-ақ үшінші, мөлдір, жоғары кедерісті күй (немесе "өшік күй") логикалық шығыстың толықтай ажыратылуын қамтамасыз етеді. Бұл бірнеше логикалық шығыстарды бір кіріске қосудың тиімді жолын ұсынады, мұнда жоғары кедерісті күйге тек біреуі қойылады, ал қалған шығыстар қалыпты екілік түсінікпен жұмыс істей алады. Бұл көбінесе компьютерлік жад блоктарын және басқа да ұқсас құрылғыларды ортақ дерек шинасына қосу үшін қолданылады; көптеген құрылғылар бір арна арқылы байланыса алады, тек бір құрылыма бір уақытта жұмыс істеуге рұқсат беру арқылы. Шығыстар үш күйдің бірін көрсетуі мүмкін болса, кірістер тек екеуін ғана тани алады. Жоғары кедерісті күйді "белгісіз" деп қарастырғанмен, көптеген электрондық құрылғыларда оны жеке күй ретінде интерпретациялау мүмкіндігі жоқ. Кірістер тек "0" және "1" күйлерін ғана анықтай алады. Цифрлық кіріс ажыратылған кезде, кіріс арқылы түсіндірілетін цифрлық мән қолданылатын технологияның түріне байланысты болады. TTL технологиясы сенімді түрде "1" күйіне ауысады. Ал CMOS технологиясы осы кіріске түскен алдыңғы күйді уақытша сақтайды (гейт кірісінің сыйымдылығына байланысты). Уақыт өте келе, ағып кету CMOS кірісінің кездейсоқ бағытта өзгеріске ұшырауына себеп болады, бұл кіріс күйінің өзгеруіне әкелуі мүмкін. CMOS құрылғыларының ажыратылған кірістері шуды қабылдауы мүмкін, бұл тербеліске, қуат көзі тогының күрт өсуіне (crowbar қуаты) немесе құрылғының толыққанды бұзылуына әкелуі мүмкін.