Синхронды динамикалық жад және оның түрлері

Кіріспе

Компьютер жадының түрі Синхронды динамикалық кездейсоқ сұраныс жады (синхронды динамикалық RAM немесе SDRAM) – кез келген DRAM, оның сыртқы интерфейсінің жұмысы сырттан берілетін сағат сигналымен үйлестіріледі. 1970-жылдардың басынан 1990-жылдардың басына дейін жасалған DRAM интегралдық схемалары (IC) асинхронды интерфейсті пайдаланды, онда кіріс басқару сигналдары ішкі функцияларға тікелей әсер ететін, бірақ жартылай өткізгіш жолдар арқылы таралу кешіктірісіне ұшырады. SDRAM синхронды интерфейске ие, осыған орай басқару кірістеріндегі өзгерістер сағат сигналының өрлеу жиегінен кейін ғана танылады. JEDEC стандартындағы SDRAM отбасыларында сағат сигналы кіріс командаларына жауап беретін ішкі шекті күй машинасының жұмысын басқарады. Бұл командалар орындалуын жақсарту үшін тізбектелуге болады, яғни жаңа командалар қабылданатын кезде бұрынғы операциялар аяқталады. Жады бірнеше тең өлшемді, бірақ тәуелсіз бөлімдерге – банктерге бөлінеді, бұл құрылғыға әр банктегі жадқа қолжеткізу командасын бір мезгілде орындауға және деректерге қолжеткізуді жеделдетуге мүмкіндік береді. Осылайша SDRAM асинхронды DRAM-нан гөрі жоғары параллелизмге және деректерді беру жылдамдығына қол жеткізе алады. Тізбектелу дегеніміз, чип алдыңғы команданы өңдеуді аяқтамай-ақ жаңа команданы қабылдай алады. Тізбектеліп жазу операциясында жазу командасы деректер жад массивіне жазылуын күтпей-ақ бірден басқа командамен алмастырылуы мүмкін. Тізбектеліп оқу операциясында сұралған деректер оқу командасынан кейін белгілі бір сағат циклдарынан (кешігу) соң пайда болады, осы уақыт аралығында қосымша командалар жіберуге болады.

Тарих

Алғашқы DRAM-дар көбінесе процессор сағатымен (сағатталған) синхрондалған және алғашқы микропроцессорлармен қолданылған. 1970 жылдардың ортасында DRAM-дар асинхронды дизайнға көшті, бірақ 1990 жылдары синхронды жұмыс істеуге қайта оралды. Бірінші коммерциялық SDRAM – 16 Мбит сыйымдылығы бар Samsung KM48SL2000 жад чипі. Ол Samsung Electronics компаниясы CMOS (комплементарлы металл-оксид-жартылайөткізгіш) технологиясын қолдана отырып 1992 жылы шығарды. 1998 жылдың маусым айында Samsung компаниясы алғашқы коммерциялық DDR SDRAM (64 Мбит) чипін шығарды.

SDRAM серверлер мен жұмыс станциялары сияқты үлкен масштабталуды қажет ететін жүйелер үшін тіркелген түрлерінде де қолжетімді. Бүгінде әлемдегі ең ірі SDRAM өндірушілері: Samsung Electronics, SK Hynix, Micron Technology және Nanya Technology.

Уақыт

DRAM-ның жұмыс істеуінде бірнеше шектеулер бар. Ең көп айтылатыны – оқу циклының уақыты, ашық қатарға кезекті оқу операциялары арасындағы уақыт. Бұл уақыт 100 МГц SDRAM үшін 10 нс-тан (1 МГц = Гц) 400 DDR үшін 5 нс-қа дейін азайды, бірақ DDR2 800 және DDR3 1600 ұрпақтарында салыстырмалы түрде өзгермеді. Дегенмен, интерфейстік тізбектерді негізгі оқу жылдамдығының жоғары еселерінде жұмыс істеу арқылы қолжетімді өткізу қабілеті (bandwidth) тез өсті. Тағы бір шектеу – CAS жасырын уақыты (CAS latency), бағандық адресті беру мен сәйкес деректерді алу арасындағы уақыт. Бұл көрсеткіш соңғы бірнеше буын DDR SDRAM-да 10–15 нс шамасында тұрақты болып келеді. Жұмыс істегенде CAS жасырын уақыты – SDRAM режимінің тізіліміне (register) бағдарламаланған және DRAM контроллері күтетін нақты сағат циклдарының саны. Кез келген мәнді бағдарламалауға болады, бірақ егер ол тым төмен болса, SDRAM дұрыс жұмыс істемейді. Сағат жылдамдығы жоғарылағанда, сағат циклдарындағы пайдалы CAS жасырын уақыты табиғи түрде артады. 10–15 нс – бұл DDR 400 SDRAM-ның 200 МГц сағатының 2–3 циклы (CL2–3), DDR2 800 үшін CL4–6, ал DDR3 1600 үшін CL8–12. Сағат циклдарының жылдамдығы төмендегенде, CAS жасырын уақыты циклдарының саны да табиғи түрде төмендейді. SDRAM модульдерінің өздерінің уақыт талаптары бар, олар модульдегі чиптерге қарағанда баяу болуы мүмкін. 100 МГц SDRAM чиптері алғаш пайда болған кезде, кейбір өндірушілер сол сағат жылдамдығында сенімді жұмыс істей алмайтын «100 МГц» модульдерін сатты. Осыған жауап ретінде Intel компаниясы PC100 стандартын жариялады, онда 100 МГц жылдамдықта сенімді жұмыс істейтін жад модулін өндіруге қатысты талаптар мен ұсынымдар келтірілген. Бұл стандарт кеңінен таралды, ал «PC100» термині 100 МГц SDRAM модульдерін анықтау үшін қолданылатын атауға айналды, қазір модульдер көбінесе «PC» префиксімен белгіленеді (PC66, PC100 немесе PC133 – бірақ сандардың нақты мағынасы өзгерді).

Басқару сигналдары

Барлық командалар сағат сигналының өрлеу шегіне байланысты уақытталған. Сағаттан басқа, алты басқару сигналы бар, көбінесе төмен деңгейде белсенді, олар сағаттың өрлеу жиегінде сыналады: CKE – сағатты қосу. Бұл сигнал төмен болғанда, чип сағат тоқтағандай жұмыс істейді. Командалар орындалмайды және команданың кешігу уақыты өтпейді. Басқа басқару желілерінің күйі маңызды емес. Бұл сигналдың әсері бір сағат циклына кешіктіріледі. Яғни, ағымдағы сағат циклы әдеттегідей жалғасады, бірақ келесі сағат циклы CKE кірісін қайтадан тексеруден басқа ескерілмейді. CKE жоғары деңгейде сыналып алынғаннан кейін сағаттың өрлеу жиегінде қалыпты жұмыс қайта басталады. Басқаша айтқанда, чиптің барлық басқа операциялары маскаланған сағаттың өрлеу шегіне байланысты уақытталған. Маскаланған сағат – кіріс сағатының логикалық АНД және кіріс сағатының алдыңғы өрлеу жиегінде CKE сигналының күйі. Чипті таңдау. Бұл сигнал жоғары болғанда, чип барлық басқа кірістерді (CKE-ден басқа) назарға алмайды және NOP командасы алынғандай жұмыс істейді. DQM – дерек маскасы. (Q әрпі қолданылады, себебі цифрлық логикалық конвенциялар бойынша дерек желілері "DQ" желілері деп аталады.) Жоғары деңгейде болғанда, бұл сигналдар дерек кіріс-шығысын тоқтатады. Жазу деректерімен бірге келгенде, деректер DRAM-ға жазылмайды. Оқу циклынан екі цикл бұрын жоғары деңгейде белсенділенгенде, чиптен оқу деректері шығарылмайды. x16 жад чипінде немесе DIMM-де 8 бит үшін бір DQM желісі бар.

Командалық сигналдар

, жол адресінің импульсі. Атауына қарамастан, бұл импульс емес, жай ғана командалық бит. және бірге, ол сегіз команданың біреуін таңдайды. , бағана адресінің импульсі. Бұл да импульс емес, командалық бит. және бірге, ол сегіз команданың біреуін таңдайды. , жазуды қосу. және бірге, ол сегіз команданың біреуін таңдайды. Әдетте, ол оқу командаларын жазу командаларынан ажыратады.

Банкті таңдау (BAn)

SDRAM құрылғылары ішінде екі, төрт немесе сегіз тәуелсіз дерек банкі болады. Бірден үш банк мекенжайы кірісі (BA0, BA1 және BA2) команданы қай банкке жолдауға арналғанын анықтау үшін пайдаланылады.

Адрестік (A10/Жыл)

Көптеген командалар адрестік кіріс тіректерінде (шыналарында) көрсетілген адресті де пайдаланады. Адрес қолданбайтын немесе баған адресін ұсынатын кейбір командалар, сонымен қатар нұсқаларды таңдау үшін A10-ды қолданады.

Құрылыс және пайдалану

Мысалы, "512 МБ" SDRAM DIMM (512 МБ сыйымдылығы бар) сегіз немесе тоғыз SDRAM чипінен құралуы мүмкін, олардың әрқайсысында 512 Мбит жад сақтау орны бар, және әрқайсысы DIMM-нің 64 немесе 72 биттік еніне 8 бит үлесін қосады. Типик 512 Мбит SDRAM чипі ішінде төрт тәуелсіз 16 МБ жад банктері орналасқан. Әр банк – 8,192 қатардан, әрқайсысы 16,384 биттен тұратын массив (2048 8 биттік баған). Банк жұмыс істемей, белсенді немесе бір күйден екіншісіне ауысуы мүмкін. Белсенді команда бос банкті қосады. Ол екі биттік банк адресін (BA0–BA1) және 13 биттік қатар адресін (A0–A12) ұсынады, соның нәтижесінде банк массивіндегі барлық 16,384 бағаналық сезім күшейткіштеріне осы қатардан дерек оқылады. Бұл қатарды "ашу" деп те атайды. Бұл операцияның қосымша әсері – сол қатардың динамикалық (сыйымдылық) жады жасушаларын жаңару. Қатар белсендірілген немесе "ашық" болғаннан кейін, осы қатарға дерек оқу және жазу командаларын беруге болады. Белсенділендіру үшін, оқу немесе жазу операциясын жүргізу алдында, қатардан бағанға дейінгі кешігу (tRCD) деп аталатын белгілі бір уақыт өтуі керек. Бұл уақыт, сағат периодының келесі есесіне дейін дөңгелектенеді, белсенді команда мен оқу немесе жазу командасы арасындағы күту циклдерінің ең аз санын анықтайды. Бұл күту циклдері барысында қосымша командаларды басқа банктерге жіберуге болады, себебі әр банк толығымен тәуелсіз жұмыс істейді. Оқу және жазу командаларына бағана адресі де қажет. Әр чип бір уақытта 8 бит дерекке қол жеткізе алатындықтан, 2048 мүмкін бағана адресі бар, сондықтан тек 11 адрес жолы қажет (A0–A9, A11). Оқу командасы берілген кезде, SDRAM конфигурацияланған CAS жабығуына байланысты, сағат жиегінің өсуіне бірнеше сағат циклдерінен кейін DQ желілерінде тиісті дерек шығарылады. Бурстың келесі сөздері келесі сағат жиектері үшін уақытында шығарылады. Жазу командасы жазылатын деректермен бірге сол сағат жиегінің өсуімен DQ желілеріне беріледі. Жады контроллері SDRAM-ның DQ желілеріне дерек оқуды бір уақытта, сол желілерге дерек жазу қажет болғанда жібермейтінін қамтамасыз етуі керек. Бұл оқу бурысы аяқталғанша күту арқылы, оқу бурысын тоқтату арқылы немесе DQM басқару желісін пайдалану арқылы іске асырылуы мүмкін. Жады контроллері басқа қатарға қол жеткізуі қажет болғанда, ол алдымен осы банктың сезім күшейткіштерін бос күйге қайтаруы керек, келесі қатарды сезуге дайын. Бұл "алдын ала зарядтау" немесе "қатарды жабу" операциясы деп аталады. Алдын ала зарядтау нақты түрде бұйырылуы мүмкін, немесе оқу немесе жазу операциясы аяқталғаннан кейін автоматты түрде орындалуы мүмкін. Тағы да, ең аз уақыт бар, қатарды алдын ала зарядтау кешігуі (tRP), ол қатар толығымен "жабылуы" керек, сондықтан банк сол банкте тағы бір белсендіру командасын алу үшін бос болады. Қатарды жаңарту оны қосудың автоматты қосымша әсері болса да, бұл үшін ең аз уақыт қажет, ол қатарды ашу командасы мен оны жабудың тиісті алдын ала зарядтау командасы арасындағы tRAS қатарға қол жеткізу уақытының ең аз уақытын талап етеді. Бұл шектеу әдетте қатарға қажетті оқу және жазу командаларымен салыстырғанда кішкентай болады, сондықтан оның мәні әдеттегі өнімділікке аз әсер етеді.

As an example, a '512 MB' SDRAM DIMM (which contains 512 MB), might be made of eight or nine SDRAM chips, each containing 512 Mbit of storage, and each one contributing 8 bits to the DIMM's 64 or 72 bit width. A typical 512 Mbit SDRAM chip internally contains four independent 16 MB memory banks. Each bank is an array of 8,192 rows of 16,384 bits each. (2048 8 bit columns). A bank is either idle, active, or changing from one to the other. The active command activates an idle bank. It presents a two bit bank address (BA0–BA1) and a 13 bit row address (A0–A12), and causes a read of that row into the bank's array of all 16,384 column sense amplifiers. This is also known as "opening" the row. This operation has the side effect of refreshing the dynamic (capacitive) memory storage cells of that row. Once the row has been activated or "opened", read and write commands are possible to that row. Activation requires a minimum amount of time, called the row to column delay, or tRCD before reads or writes to it may occur. This time, rounded up to the next multiple of the clock period, specifies the minimum number of wait cycles between an active command, and a read or write command. During these wait cycles, additional commands may be sent to other banks; because each bank operates completely independently. Both read and write commands require a column address. Because each chip accesses eight bits of data at a time, there are 2,048 possible column addresses thus requiring only 11 address lines (A0–A9, A11). When a read command is issued, the SDRAM will produce the corresponding output data on the DQ lines in time for the rising edge of the clock a few clock cycles later, depending on the configured CAS latency. Subsequent words of the burst will be produced in time for subsequent rising clock edges. A write command is accompanied by the data to be written driven on to the DQ lines during the same rising clock edge. It is the duty of the memory controller to ensure that the SDRAM is not driving read data on to the DQ lines at the same time that it needs to drive write data on to those lines. This can be done by waiting until a read burst has finished, by terminating a read burst, or by using the DQM control line. When the memory controller needs to access a different row, it must first return that bank's sense amplifiers to an idle state, ready to sense the next row. This is known as a "precharge" operation, or "closing" the row. A precharge may be commanded explicitly, or it may be performed automatically at the conclusion of a read or write operation. Again, there is a minimum time, the row precharge delay, tRP, which must elapse before that row is fully "closed" and so the bank is idle in order to receive another activate command on that bank. Although refreshing a row is an automatic side effect of activating it, there is a minimum time for this to happen, which requires a minimum row access time tRAS delay between an active command opening a row, and the corresponding precharge command closing it. This limit is usually dwarfed by desired read and write commands to the row, so its value has little effect on typical performance.

Командалық өзара іс-қимыл

Операциясыз командаға әрқашан рұқсат етіледі, ал жүктеме режимі тіркелгісі командасы барлық банктердің бос болуын және өзгерістердің күшіне енуі үшін кейінге қалдыруды талап етеді. Автожаңарту командасы да барлық банктердің бос болуын талап етеді және чипті бос күйге қайтару үшін tRFC жаңарту циклы уақытын қажет етеді. (Бұл уақыт әдетте tRCD+tRP-ға тең.) Бос банкте рұқсат етілген жалғыз команда – белсенді команда. Бұл, жоғарыда айтылғандай, қатар толық ашылғанға дейін tRCD уақытын қажет етеді және оқу мен жазу командаларын қабылдай алады. Банк ашық болғанда төрт командаға рұқсат беріледі: оқу, жазу, тізбекті үзу және алдын ала зарядтау. Оқу және жазу командалары тізбектерді бастайды, оларды келесі командалар тоқтата алады.

Оқуды тоқтату

Оқу, жарылысты тоқтату немесе алдын ала зарядтау командасы оқу командасынан кейін кез келген уақытта берілуі мүмкін және конфигурацияланған CAS жалдамасынан кейін оқу жарылысын тоқтатады. Егер 0-шы циклда оқу командасы берілсе, 2-ші циклда тағы бір оқу командасы берілсе және CAS жалдамасы 3 болса, онда бірінші оқу командасы 3-ші және 4-ші циклдарда деректерді шығара бастайды, содан кейін екінші оқу командасының нәтижелері 5-ші циклден басталады. Егер 2-ші циклда берілген команда жарылысты тоқтату болса немесе белсенді банкті алдын ала жүктеу болса, онда 5-ші цикл кезінде ешқандай шығыс жасалмайды. Преріді оқу кез келген белсенді банкке жіберуге болады, бірақ алдын ала жүктеу командасы тек сол банкке немесе барлық банктерге жіберілгенде ғана оқу жарылысын тоқтатады; басқа банкке алдын ала жүктеу командасы оқу жарылысын тоқтатпайды. Оқуды жазу командасымен тоқтатуға болады, бірақ бұл қиынрақ. Бұл DQM сигналын пайдаланып SDRAM-нан шығысты басу арқылы жасалуы мүмкін, сонда жад контроллері DQ желілері арқылы SDRAM-ға жазу операциясы үшін деректерді уақтылы жеткізе алады. DQM-ның оқу деректеріне әсері екі циклға кешіктіріледі, бірақ DQM-ның жазу деректеріне әсері дереу болады, сондықтан DQM-ды жазу командасынан кем дегенде екі цикл бұрын (оқу деректерін маскилеу үшін) көтеру керек, бірақ жазу командасының циклы үшін төмендету керек (жазу командасының әсер етуі күтілсе). Мұны тек екі сағат циклында орындау үшін SDRAM-ның бір сағат шетінде шығысын өшіруге кететін уақыт пен келесі сағат шетінде жазу үшін SDRAM-ға деректерді беруге қажетті уақыт арасындағы күтімді үйлестіру қажет. Егер сағат жиілігі жеткілікті уақытты қамтамасыз етпесе, үш цикл қажет болуы мүмкін. Егер оқу командасы автоматты алдын ала жүктеуді қамтыса, онда алдын ала жүктеу үзіліс командасымен бірдей циклда басталады.

Жарылыс ордерлеу

Заманауи кэшке ие микропроцессор әдетте кэш желілерінің бірліктері бойынша жадқа қол жеткізеді. 64 байттық кэш желісін беру үшін 64 биттік DIMM-ге сегіз рет кіру қажет, олардың барлығы SDRAM чиптерін конфигурациялау арқылы, режим регистрін пайдалану арқылы сегіз сөзді орындау үшін, бір оқу немесе жазу командасымен іске қосылуы мүмкін. Кэш желісін алу әдетте белгілі бір мекен-жайдан оқуға байланысты іске қосылады, ал SDRAM кэш желісінің "критикалық сөзін" алдымен беруге мүмкіндік береді. ("Сөз" бұл жерде SDRAM чипінің немесе DIMM-нің енін білдіреді, ол әдеттегі DIMM үшін 64 бит.) SDRAM чиптері кэш желісінде қалған сөздерді реттеу үшін екі мүмкін тәсілді қолдайды. Жарылымдар әрқашан BL-дің бірнешеуінен басталатын, бір-біріне тікелей ілесіп келетін сөздердің сәйкестендірілген блогына кіреді. Мысалы, төрт сөздік жарылым кез келген бағана адресіне 4-тен 7-ге дейін кіргенде 4-тен 7-ге дейінгі сөздерді қайтарады. Реттелуі, алайда, сұралған мекен-жайға және конфигурацияланған жарылым түріне байланысты: тізбекті немесе аралас. Әдетте, жад контроллері бірін немесе екіншісін қажет етеді. Жарылым ұзындығы бір немесе екі болса, жарылым түрі маңызды емес. Бір ұзындығы бар жарылым үшін сұралған сөз ғана қолжетімді болады. Екі ұзындығы бар жарылым үшін сұралған сөз бірінші болып, ал сәйкестендірілген блоктағы басқа сөз екінші болып қолжетімді болады. Бұл жұп мекен-жай көрсетілген жағдайда келесі сөз, ал тақ мекен-жай көрсетілген жағдайда алдыңғы сөз. Тізбекті жарылым режимі үшін келесі сөздер мекен-жайдың өсу тәртібімен қолжетімді болады, содан кейін блоктың соңы жеткен кезде блоктың басына оралады. Мысалы, ұзындығы төрт болатын жарылым үшін және сұралған бағана мекен-жайы бес болса, сөздер 5 6 7 4 ретімен қолжетімді болады. Егер жарылым ұзындығы сегіз болса, кіру тәртібі 5 6 7 0 1 2 3 4 болады. Бұл бағана мекен-жайына санаушыны қосу арқылы жасалады және жарылым ұзындығынан асып кеткен мәндер ескерілмейді. Аралас жарылым режимі адресті санаушы мен мекен-жай арасындағы эксклюзивті немесе операциясын қолдану арқылы есептейді. Бес сөзді бастау мекен-жайымен, төрт сөздік жарылым 5 4 7 6 ретімен қайтарады. Сегіз сөздік жарылым 5 4 7 6 1 0 3 2 болады. Адам үшін бұдан да қиын болғанымен, бұл аппараттық құралдарда оңайрақ жүзеге асырылуы мүмкін және Intel микропроцессорлары үшін осыны ұсынады. Егер сұралған бағана мекен-жайы блоктың басында болса, екі жарылым режимі де (тізбекті және аралас) бірдей реттілікпен деректерді қайтарады: 0 1 2 3 4 5 6 7. Бұл айырмашылық тек жадыдан кэш-жолын алдымен маңызды сөзбен алу кезінде ғана маңызды.

A modern microprocessor with a cache will generally access memory in units of cache lines. To transfer a 64 byte cache line requires eight consecutive accesses to a 64 bit DIMM, which can all be triggered by a single read or write command by configuring the SDRAM chips, using the mode register, to perform eight word bursts. A cache line fetch is typically triggered by a read from a particular address, and SDRAM allows the "critical word" of the cache line to be transferred first. ("Word" here refers to the width of the SDRAM chip or DIMM, which is 64 bits for a typical DIMM.) SDRAM chips support two possible conventions for the ordering of the remaining words in the cache line. Bursts always access an aligned block of BL consecutive words beginning on a multiple of BL. So, for example, a four word burst access to any column address from four to seven will return words four to seven. The ordering, however, depends on the requested address, and the configured burst type option: sequential or interleaved. Typically, a memory controller will require one or the other. When the burst length is one or two, the burst type does not matter. For a burst length of one, the requested word is the only word accessed. For a burst length of two, the requested word is accessed first, and the other word in the aligned block is accessed second. This is the following word if an even address was specified, and the previous word if an odd address was specified. For the sequential burst mode, later words are accessed in increasing address order, wrapping back to the start of the block when the end is reached. So, for example, for a burst length of four, and a requested column address of five, the words would be accessed in the order 5 6 7 4. If the burst length were eight, the access order would be 5 6 7 0 1 2 3 4. This is done by adding a counter to the column address, and ignoring carries past the burst length. The interleaved burst mode computes the address using an exclusive or operation between the counter and the address. Using the same starting address of five, a four word burst would return words in the order 5 4 7 6. An eight word burst would be 5 4 7 6 1 0 3 2. Although more confusing to humans, this can be easier to implement in hardware, and is preferred by Intel for its microprocessors. If the requested column address is at the start of a block, both burst modes (sequential and interleaved) return data in the same sequential sequence 0 1 2 3 4 5 6 7. The difference only matters if fetching a cache line from memory in critical word first order.

Режимдік регистр

Бір дерек жылдамдығы SDRAM бір 10 биттік бағдарламаланатын режимді тіркемеге ие. Кейінгі екі еселі дерек жылдамдығы SDRAM стандарттары банк адресі тіректерін пайдалана отырып, қосымша режимді тіркемелерді қосады. SDR SDRAM үшін банк адресі тіректері және A10 және одан жоғары адрестік желілер ескерілмейді, бірақ режимді тіркемеге жазу кезінде нөл болуы керек. Биттер M9-дан M0-ға дейін жүктеу режимі тіркемесі циклі кезінде A9-дан A0-ға дейінгі адрестік желілерде ұсынылады. M9: Жазудағы жарылыс режимі. Егер 0 болса, жазулар оқу ұзындығы мен режимін пайдаланады. Егер 1 болса, барлық жазулар жарылыссыз (бір орналасқан жер) болады. M8, M7: Жұмыс режимі. Қолданылмайды және 00 болуы керек. M6, M5, M4: CAS жалдамасы. Әдетте тек 010 (CL2) және 011 (CL3) ғана қолданылады. Чиптен оқу командасы мен деректерді шығару арасындағы циклдар санын көрсетеді. Чиптің осы мәнге наносекундтармен шегі бар; бастапқы параметрлерді орнату кезінде жад контроллері осы шекті циклдарға аудару үшін сағат жиілігі туралы білімін пайдалануы керек. M3: Жарылыс түрі. 0 реттік жарылысқа сұраныс жібереді, ал 1 аралас жарылысқа сұраныс жібереді. M2, M1, M0: Жарылыс ұзындығы. 000, 001, 010 және 011 мәндері сәйкесінше 1, 2, 4 немесе 8 сөзден тұратын жарылыс мөлшерін көрсетеді. Әрбір оқу (және M9 0 болса, жазу) тоқтатылмаса немесе басқа команда келмесе, осы көлемдегі кірулерді орындайды. 111 мәні толық қатар жарылысын көрсетеді. Жарылыс тоқтағанша жалғасады. Толық қатар жарылыстарына тек реттік жарылыс түрі ғана рұқсат етіледі. Кейінгі (екі еселі дерек жылдамдығы) SDRAM стандарттары көбірек режимді тіркеме биттерін пайдаланады және «кеңейтілген режимді тіркемелер» деп аталатын қосымша режимді тіркемелерді ұсынады. Тіркеме нөмірі жүктеу режимі тіркемесі командасы кезінде банк адресі тіректерінде кодталған. Мысалы, DDR2 SDRAM 13 биттік режимді тіркемеге, 13 биттік кеңейтілген режимді тіркеме №1 (EMR1) және 5 биттік кеңейтілген режимді тіркеме №2 (EMR2) ие.

Авто жаңарту

RAM чипін әр банктегі әрбір қатарды ашып, жауып (активтеу және алдын ала зарядтау) арқылы жаңартуға болады. Дегенмен, жад контроллерін жеңілдету үшін SDRAM чиптері "автожаңарту" командасын қолдайды, ол осы операцияларды әр банктегі бір қатарға бірдей уақытта орындайды. SDRAM сондай-ақ барлық мүмкін қатарлар бойынша итерация жасайтын ішкі санауды сақтайды. Жад контроллері жаңарту аралығының әрқайсысында жеткілікті мөлшерде автоматты жаңарту командаларын (бір қатарға, біз қолданған мысалда 8192) беруі керек (tREF = 64 мс – бұл жиі қолданылатын мән). Бұл команда берілген кезде барлық банктер бос (жабық, алдын ала зарядталған) болуы тиіс.

Қуаттылығы аз режимдер

Жоғарыда айтылғандай, сағатты қосу (CKE) кірісі SDRAM-ға сағатты тиімді тоқтату үшін пайдаланылуы мүмкін. CKE кірісі сағаттың әрбір өсу жиегінде сыналып алынады, және егер ол төмен болса, сағаттың келесі өсу жиегі CKE тексеруден басқа барлық мақсаттар үшін ескерілмейді. CKE төмен болғанда, сағаттың жиілігін өзгертуге немесе тіпті сағатты толығымен тоқтатуға болады. Егер SDRAM операцияларды орындап жатқанда CKE төмендетілсе, ол CKE қайтадан жоғары көтерілгенге дейін жай ғана тоқтатылады. Егер SDRAM бос болса (барлық банктер алдын ала зарядталған, ешқандай командалар орындалмай тұрса), CKE төмендетілген кезде SDRAM автоматты түрде үнемдеу режиміне өтеді, CKE қайтадан жоғары көтерілгенге дейін ең аз қуатты тұтынады. Бұл ең ұзақ жаңарту аралығы tREF-тен аспауы керек, әйтпесе жадтың мазмұны жоғалуы мүмкін. Бұл уақытта қосымша қуатты үнемдеу үшін сағатты толығымен тоқтатуға рұқсат етіледі. Соңында, егер CKE автоматты жаңарту командасы SDRAM-ға жіберілген кезде бір уақытта төмендетілсе, SDRAM өзін-өзі жаңарту режиміне өтеді. Бұл қуатты өшіру сияқты, бірақ SDRAM қажет болған жағдайда ішкі жаңарту циклдарын жасау үшін чиптегі таймерді пайдаланады. Бұл уақытта сағат тоқтатылуы мүмкін. Өзін-өзі жаңарту режимі қуатты өшіру режимінен сәл көбірек қуатты тұтынады, бірақ ол жад контроллерін толығымен өшіруге мүмкіндік береді, бұл айырмашылықты асырады. Батареямен жұмыс істейтін құрылғыларға арналған SDRAM кейбір қосымша қуатты үнемдеу опцияларын ұсынады. Бірі – температураға тәуелді жаңарту; чиптегі температура сенсоры ең нашар жағдайда жұмыс істемейтін, төмен температурада жаңарту жиілігін азайтады. Тағы бірі – таңдамалы жаңарту, ол өзін-өзі жаңартуды DRAM массивінің бір бөлігімен шектейді. Жаңартылатын бөлігі кеңейтілген режим тіркегішінде конфигурацияланады. Үшіншісі, Mobile DDR (LPDDR) және LPDDR2-де жүзеге асырылған «терең үнемдеу» режимі, ол жадты жарамсыз етеді және одан шығу үшін толық қайта инициализациялау қажет. Бұл CKE төмендетілген кезде «жарылыс тоқтату» командасын жіберу арқылы іске қосылады.