Электрондық дизайнде геометриялық шектеулерді тексеру
Design rule checking
Электрондық дизайнде геометриялық шектеулер маңызды. DRC (дизайн ережелерін тексеру) өндіріс сапасын арттырады, қателерді анықтап, микросхемалардың дұрыс жұмысын қамтамасыз етеді.
Ағылшыншамен салыстырыңыз: абзацты басыңыз — түпнұсқа терезеде ашылады. Абзац астындағы EN түймесі оны мәтін ішінде көрсетеді.
Кіріспе
Электрондық схемалардың геометриялық шектеулерін тексеру
Verification of geometric constraints on electronic designs
Электрондық жобалауды автоматтандыруда, жобалау ережесі – бұл схемалық тақталар, жартылай өткізгіш құрылғылар және интегралды схемалар (IC) жобалаушыларына олардың жобалары дұрыс, сенімді жұмыс істеуін және қанағаттанарлық өніммен шығарыла алуын қамтамасыз ету үшін жүктелетін геометриялық шектеу. Өндіріс үшін жобалау ережелерін процестік инженерлер өз процестерінің жобалау ниетін іске асыру мүмкіндігіне сүйене отырып әзірлейді. Электрондық жобалауды автоматтандыру дизайнерлердің жобалау ережелерін бұзбауын қамтамасыз ету үшін кеңінен қолданылады; бұл процесс жобалау ережелерін тексеру (DRC) деп аталады. DRC – жобаның физикалық тексеруі кезіндегі маңызды қадам, сонымен қатар LVS (макет схемаға қарсы тексеру), XOR тексерулері, ERC (электрлік ережелерді тексеру) және антенналарды тексерулер де осы қадамға жатады. Жобалау ережелері мен DRC-нің маңыздылығы микро немесе нано масштабты геометриясы бар IC үшін ең жоғары; алдыңғы қатарлы процестер үшін кейбір өндіріс орындары өнімділікті жақсарту үшін одан да қатаң ережелерді қолдануды талап етеді.
In electronic design automation, a design rule is a geometric constraint imposed on circuit board, semiconductor device, and integrated circuit (IC) designers to ensure their designs function properly, reliably, and can be produced with acceptable yield. Design rules for production are developed by process engineers based on the capability of their processes to realize design intent. Electronic design automation is used extensively to ensure that designers do not violate design rules; a process called design rule checking (DRC). DRC is a major step during physical verification signoff on the design, which also involves LVS (layout versus schematic) checks, XOR checks, ERC (electrical rule check), and antenna checks. The importance of design rules and DRC is greatest for ICs, which have micro or nano scale geometries; for advanced processes, some fabs also insist upon the use of more restricted rules to improve yield.
Құрылыс ережелері
Құрылыс ережелері – жартылай өткізгіш өндірушілер ұсынатын, жобалаушыға маска жиынтығының дұрыстығын тексеруге мүмкіндік беретін параметрлер жиынтығы. Құрылыс ережелері нақты жартылай өткізгіш өндіріс процесіне тән. Құрылыс ережелері жиынтығы жартылай өткізгіш өндіріс процестеріндегі өзгергіштікті ескеретін жеткілікті мөлшердегі қателіктерді қамтамасыз ету үшін геометриялық және қосылыс шектеулерін анықтайды, осылайша көптеген микросхемалардың дұрыс жұмыс істеуін қамтамасыз етеді. Ең қарапайым құрылыс ережелері оң жақтағы суретте көрсетілген. Біріншісі – бір қабатты ереже. Ені ережесі жобадағы кез келген пішіннің ең кішкентай енін анықтайды. Арақашықтық ережесі екі іргелес объекті арасындағы ең кішкентай қашықтықты анықтайды. Бұл ережелер жартылай өткізгіш өндіріс процесінің әр қабаты үшін қолданылады, ең төменгі қабаттарда ережелер ең кішкентай болады (2007 жылдан бастап әдетте 100 нм), ал ең жоғарғы металл қабаттарында ережелер үлкенірек болады (2007 жылдан бастап 400 нм-ге дейін жетеді). Екі қабатты ереже екі қабат арасындағы қатынасты анықтайды. Мысалы, қоршау ережесі контакті немесе виа сияқты бір типтегі объектінің металл қабатымен, қосымша мөлшермен жабылуын талап етеді. 2007 жылғы стандартты мән шамамен 10 нм болуы мүмкін. Мұнда көрсетілмеген тағы да көптеген ереже түрлері бар. Ең кішкентай аудан ережесі – атауынан көрініп тұрғанындай. Антенна ережелері – бұл күрделі ережелер, олар желінің әр қабатындағы аудандар арақатынасын тексереді, бұл аралық қабаттар кесілген кезде проблемалар тудыруы мүмкін конфигурациялар үшін. Осындай көптеген басқа да ережелер бар және олар жартылай өткізгіш өндіруші ұсынған құжаттамада егжей-тегжейлі сипатталған. Академиялық құрылыс ережелері көбінесе λ параметрі арқылы анықталады, бұл жобадағы барлық геометриялық толеранстарды λ-ның бүтін еселігі ретінде анықтауға мүмкіндік береді. Бұл жаңа процестерге қолданыстағы чиптердің орналасуын ауыстыруды жеңілдетеді. Өнеркәсіптік ережелер оңтайландырылған және біркелкі масштабтауға жақын. Құрылыс ережелері жиынтығы жартылай өткізгіш процестерінің әрбір келесі буынымен күрделене түседі.
Design rules are a series of parameters provided by semiconductor manufacturers that enable the designer to verify the correctness of a mask set. Design rules are specific to a particular semiconductor manufacturing process. A design rule set specifies certain geometric and connectivity restrictions to ensure sufficient margins to account for variability in semiconductor manufacturing processes, so as to ensure that most of the parts work correctly. The most basic design rules are shown in the diagram on the right. The first are single layer rules. A width rule specifies the minimum width of any shape in the design. A spacing rule specifies the minimum distance between two adjacent objects. These rules will exist for each layer of semiconductor manufacturing process, with the lowest layers having the smallest rules (typically 100 nm as of 2007) and the highest metal layers having larger rules (perhaps 400 nm as of 2007). A two layer rule specifies a relationship that must exist between two layers. For example, an enclosure rule might specify that an object of one type, such as a contact or via, must be covered, with some additional margin, by a metal layer. A typical value as of 2007 might be about 10 nm. There are many other rule types not illustrated here. A minimum area rule is just what the name implies. Antenna rules are complex rules that check ratios of areas of every layer of a net for configurations that can result in problems when intermediate layers are etched. Many other such rules exist and are explained in detail in the documentation provided by the semiconductor manufacturer. Academic design rules are often specified in terms of a scalable parameter, λ, so that all geometric tolerances in a design may be defined as integer multiples of λ. This simplifies the migration of existing chip layouts to newer processes. Industrial rules are more highly optimized, and only approximate uniform scaling. Design rule sets have become increasingly more complex with each subsequent generation of semiconductor process.