Проверка геометрических ограничений в проектировании электроники

Введение

Проверка геометрических ограничений в электронных схемах

В автоматизированном проектировании электроники (EDA) правило проектирования — это геометрическое ограничение, налагаемое на разработчиков печатных плат, полупроводниковых приборов и интегральных схем (ИС) для обеспечения корректной, надежной работы и возможности производства схем с приемлемым выходом годных изделий. Правила проектирования для производства разрабатываются технологическими инженерами, исходя из возможностей производственных процессов по реализации задуманной схемы. Автоматизированное проектирование электроники широко используется для предотвращения нарушений правил проектирования; этот процесс называется проверкой правил проектирования (DRC). DRC является ключевым этапом при физической верификации проекта, которая также включает проверки LVS (соответствие макета принципиальной схеме), XOR, ERC (проверка электрических правил) и антенных структур. Значимость правил проектирования и DRC особенно велика для ИС с микро- и наномасштабной геометрией; для передовых технологических процессов некоторые предприятия настаивают на использовании более строгих правил для повышения выхода годных изделий.

Правила проектирования

Правила проектирования — это набор параметров, предоставляемых производителями полупроводников, позволяющий разработчику проверить корректность набора масок. Правила проектирования специфичны для конкретного технологического процесса производства полупроводников. Набор правил проектирования определяет определенные геометрические и требования к соединениям, чтобы обеспечить достаточный запас для учета вариативности в процессах производства полупроводников и гарантировать работоспособность большинства изделий. Наиболее базовые правила проектирования показаны на диаграмме справа. Первые из них — это правила для одного слоя. Правило ширины определяет минимальную ширину любой фигуры в проекте. Правило интервала определяет минимальное расстояние между двумя соседними объектами. Эти правила применяются к каждому слою технологического процесса производства полупроводников, при этом нижние слои имеют наименьшие значения правил (обычно 100 нм по состоянию на 2007 год), а верхние металлические слои — более крупные (возможно, 400 нм по состоянию на 2007 год). Правило для двух слоев определяет взаимосвязь, которая должна существовать между двумя слоями. Например, правило оборачивания может указывать, что объект определенного типа, такой как контакт или переход, должен быть покрыт металлическим слоем с некоторым дополнительным запасом. Типичное значение по состоянию на 2007 год могло составлять около 10 нм. Существует множество других типов правил, которые здесь не показаны. Правило минимальной площади соответствует своему названию. Правила для антенн — это сложные правила, которые проверяют соотношение площадей каждого слоя сети на предмет конфигураций, которые могут вызвать проблемы при травлении промежуточных слоев. Существует множество других подобных правил, которые подробно описаны в документации, предоставляемой производителем полупроводников. Правила проектирования в академической практике часто задаются в терминах масштабируемого параметра λ, так что все геометрические допуски в проекте могут быть определены как целые кратные λ. Это упрощает перенос существующих макетов чипов на новые технологические процессы. Промышленные правила более оптимизированы и допускают лишь приблизительное равномерное масштабирование. Набор правил проектирования становится все более сложным с каждым новым поколением технологических процессов производства полупроводников.

Design rules are a series of parameters provided by semiconductor manufacturers that enable the designer to verify the correctness of a mask set. Design rules are specific to a particular semiconductor manufacturing process. A design rule set specifies certain geometric and connectivity restrictions to ensure sufficient margins to account for variability in semiconductor manufacturing processes, so as to ensure that most of the parts work correctly. The most basic design rules are shown in the diagram on the right. The first are single layer rules. A width rule specifies the minimum width of any shape in the design. A spacing rule specifies the minimum distance between two adjacent objects. These rules will exist for each layer of semiconductor manufacturing process, with the lowest layers having the smallest rules (typically 100 nm as of 2007) and the highest metal layers having larger rules (perhaps 400 nm as of 2007). A two layer rule specifies a relationship that must exist between two layers. For example, an enclosure rule might specify that an object of one type, such as a contact or via, must be covered, with some additional margin, by a metal layer. A typical value as of 2007 might be about 10 nm. There are many other rule types not illustrated here. A minimum area rule is just what the name implies. Antenna rules are complex rules that check ratios of areas of every layer of a net for configurations that can result in problems when intermediate layers are etched. Many other such rules exist and are explained in detail in the documentation provided by the semiconductor manufacturer. Academic design rules are often specified in terms of a scalable parameter, λ, so that all geometric tolerances in a design may be defined as integer multiples of λ. This simplifies the migration of existing chip layouts to newer processes. Industrial rules are more highly optimized, and only approximate uniform scaling. Design rule sets have become increasingly more complex with each subsequent generation of semiconductor process.