Wishbone басшысы: Ашық бастаулы аппараттық интерфейс стандарты
Wishbone (computer bus)
Wishbone Bus – ашық кодты аппараттық басқарылғыш, чип ішіндегі бөліктердің байланысын қамтамасыз етеді. OpenCores жобаларында қолданылады. Логикалық басқарылғыш.
Ағылшыншамен салыстырыңыз: абзацты басыңыз — түпнұсқа терезеде ашылады. Абзац астындағы EN түймесі оны мәтін ішінде көрсетеді.
Кіріспе
Wishbone Bus – интегралдық схеманың бөліктерінің бір-бірімен байланысуына мүмкіндік беретін ашық кодты компьютерлік аппараттық шина. Мақсаты – чип ішінде әртүрлі ядроларды бір-бірімен қосуға мүмкіндік беру. Wishbone Bus OpenCores жобасындағы көптеген жобаларда қолданылады. Wishbone «логикалық шина» ретінде қарастырылады. Ол электрлік ақпаратты немесе шина топологиясын нақтыламайды. Оның орнына, спецификация «сигналдар», сағат циклдары және жоғары, төмен деңгейлер түрінде жазылған. Бұл беймәлімдік қасақана жасалған. Wishbone дизайнерлерге Verilog, VHDL немесе басқа логикалық сипаттама тілінде жазылған бірнеше жобаларды электронды дизайнды автоматтандыру (EDA) үшін біріктіруге мүмкіндік береді. Wishbone дизайнерлерге осы аппараттық логикалық жобаларды («ядролар» деп аталатын) біріктірудің стандартты тәсілін ұсынады. Wishbone 8, 16, 32 және 64 биттік шиналарды қолдайды. Барлық сигналдар бір сағатқа синхронды, бірақ максималды өнімділік үшін кейбір бағынышты жауаптар комбинаторлық түрде жасалуы керек. Wishbone деректерді сипаттау үшін «маркерлік шинаны» қосуға рұқсат береді. Бірақ, қайта орнату, қарапайым адрестік оқу және жазу, деректер блоктарының жылжуы және үзілмейтін шина циклдары маркерлерсіз де жұмыс істейді. Wishbone ашық кодты. Өз технологияларын агрессивті патенттеу арқылы иеленудің алдын алу үшін, Wishbone спецификациясына оның түсініктерi қоғамдық доменде екенін дәлелдейтін бұрынғы өнердің мысалдары кіргізілген. Құрылғы, өзінің қандай қызмет атқаратынын, шина енін, қолданылуын және т.б. сипаттайтын деректер парағын қамтымаса, Wishbone спецификациясына сәйкес келмейді. Жобаны қайта пайдалануға ынталандыру үшін деректер парағы қажет. Жобаны қайта қолдануға мүмкіндік беру, оны басқалармен бөлісуді жеңілдетеді. Simple Bus Architecture – Wishbone спецификациясының қарапайымдастырылған нұсқасы.
The Wishbone Bus is an open source hardware computer bus intended to let the parts of an integrated circuit communicate with each other. The aim is to allow the connection of differing cores to each other inside of a chip. The Wishbone Bus is used by many designs in the OpenCores project. Wishbone is intended as a "logic bus". It does not specify electrical information or the bus topology. Instead, the specification is written in terms of "signals", clock cycles, and high and low levels. This ambiguity is intentional. Wishbone is made to let designers combine several designs written in Verilog, VHDL or some other logic description language for electronic design automation (EDA). Wishbone provides a standard way for designers to combine these hardware logic designs (called "cores"). Wishbone is defined to have 8, 16, 32, and 64 bit buses. All signals are synchronous to a single clock but some slave responses must be generated combinatorially for maximum performance. Wishbone permits addition of a "tag bus" to describe the data. But reset, simple addressed reads and writes, movement of blocks of data, and indivisible bus cycles all work without tags. Wishbone is open source. To prevent preemption of its technologies by aggressive patenting, the Wishbone specification includes examples of prior art, to prove its concepts are in the public domain. A device does not conform to the Wishbone specification unless it includes a data sheet that describes what it does, bus width, utilization, etc. Promoting reuse of a design requires the data sheet. Making a design reusable in turn makes it easier to share with others. The Simple Bus Architecture is a simplified version of the Wishbone specification.
Үмiт сүйегi топологиялары
Wishbone нүктеден нүктеге, көптен көпке (яғни классикалық шина жүйесі), иерархиялық немесе тіпті арқандық ауыстырғыштар сияқты ауыстырылған құрылымдарға жақсы бейімделеді. Күрделі топологияларда Wishbone-ға шина контроллері немесе төреші қажет, бірақ құрылғылар бұрынғыдай бірдей интерфейсті сақтайды.
Wishbone adapts well to common topologies such as point to point, many to many (i. e. the classic bus system), hierarchical, or even switched fabrics such as crossbar switches. In the more exotic topologies, Wishbone requires a bus controller or arbiter, but devices still maintain the same interface.