MIPS: Төңкерілген Архитектура және Компьютерлік Технологиялардың Дамуы

Кіріспе

MIPS, Микропроцессорлардың үзіліссіз конвейерлік кезеңдері жоқ (Microprocessor without Interlocked Pipeline Stages) деген сөздің аббревиатурасы, 1981 және 1984 жылдар аралығында Стэнфорд университетінде Джон Л. Хеннесси жүргізген зерттеу жобасы. MIPS нұсқаулар жиынтығы архитектурасының (ISA) бір түрін, қазір қысқартылған нұсқаулар жиынтығының компьютері (RISC) деп атайды, оны өте үлкен интеграция (VLSI) жартылай өткізгіш технологиясымен микропроцессор ретінде жүзеге асыру, сондай-ақ RISC архитектураларын оңтайландырылған компиляторлармен тиімді пайдалану зерттелді. MIPS, IBM 801 және Беркли RISC бірге 1980 жылдардың ортасында RISC технологиясын дамытуға және танымал етуге үлкен үлес қосты. MIPS-тің есептеу техникасына тигізген әсерін мойындау үшін Хеннессиге 2000 жылы Электр және электроника инженерлері институты (IEEE) (Дэвид А. Паттерсонмен бірге) IEEE Джон фон Нейман медалі, 2001 жылы Экерт–Маучли сыйлығы, 2001 жылы IEEE Computer Society Seymour Cray Computer Engineering Award және 2017 жылы ACM Turing Award сыйлығы табысталды. Жоба 1981 жылы IBM (801) және Калифорния университетінің Беркли қаласындағы (RISC) ұқсас жобалар туралы хабарларға жауап ретінде басталды. MIPS-ті Хеннесси және оның аспиранттары 1984 жылға дейін жүргізді. Сол жылы Хеннесси жобада әзірленген технологияны коммерцияландыру мақсатымен MIPS Computer Systems компаниясын құрды. 1985 жылы MIPS Computer Systems MIPS деп аталатын жаңа ISA және оның алғашқы іске асырылуын – R2000 микропроцессорын жариялады. Коммерциялық MIPS ISA және оның іске асырылуы кеңінен қолданыла бастады, ендірілген компьютерлерде, жеке компьютерлерде, жұмыс станцияларында, серверлерде және суперкомпьютерлерде пайда болды. 2017 жылдың мамыр айына қарай коммерциялық MIPS ISA Imagination Technologies компаниясына тиесілі және негізінен ендірілген компьютерлерде қолданылады. 1980 жылдардың соңында Хеннесси Стэнфордта MIPS X деп аталатын жобаны жүргізді. MIPS ISA 32 биттік сөз негізінде құрылған. Ол 32 биттік адрестеуді қолдайды және сөздік адрестеуді пайдаланады. Бұл жүктеу/сақтау архитектурасы болды – жадқа жасалған барлық сілтемелер негізгі жад пен 32 жалпы мақсаттағы регистрлер (GPR) арасында деректерді көшіретін жүктеу және сақтау нұсқауларын қолданды. Барлық басқа нұсқаулар, мысалы, бүтін сандар арифметикасы, GPR-де жұмыс істеді. Оның басқару ағыны, бүтін сандар арифметикасы және логикалық операциялар нұсқауларынан тұратын негізгі нұсқаулар жиынтығы болды. Конвейердегі тоқтауларды азайту үшін жүктеу және сақтау нұсқауларынан басқа барлық нұсқаулар бір сағат циклында орындалуы керек еді. Бүтін сандарды көбейту немесе бөлу, немесе қалқыма нүктелі сандар үшін операциялар туралы нұсқаулар болған жоқ. Архитектурасы бес кезеңді конвейердің тудырған барлық қауіптерін ашты. Компилятор қате есептеулерге әкелетін қауіптерді болдырмау үшін нұсқауларды жоспарлады, сонымен бірге жасалған кодтың орындалу уақытын барынша азайтуды қамтамасыз етті. MIPS нұсқаулары 16 немесе 32 биттен тұрады. Барлық қауіптерді ашу туралы шешім өнімділікті арттыру және контурларды ұзартатын қиындықтарды азайту ниетімен қабылданды. Нұсқаулар 32 биттік нұсқау сөздеріне (MIPS сөздік адрестеуді қолданады) жинақталды. 32 биттік нұсқау сөзінде екі 16 биттік операция болуы мүмкін. Бұлар машиналық кодтың көлемін азайту үшін енгізілді. MIPS микропроцессоры NMOS логикасында іске асырылды.

MIPS, an acronym for Microprocessor without Interlocked Pipeline Stages, was a research project conducted by John L. Hennessy at Stanford University between 1981 and 1984. MIPS investigated a type of instruction set architecture (ISA) now called reduced instruction set computer (RISC), its implementation as a microprocessor with very large scale integration (VLSI) semiconductor technology, and the effective exploitation of RISC architectures with optimizing compilers. MIPS, together with the IBM 801 and Berkeley RISC, were the three research projects that pioneered and popularized RISC technology in the mid 1980s. In recognition of the impact MIPS made on computing, Hennessey was awarded the IEEE John von Neumann Medal in 2000 by the Institute of Electrical and Electronics Engineers (IEEE) (shared with David A. Patterson), the Eckert–Mauchly Award in 2001 by the Association for Computing Machinery, the Seymour Cray Computer Engineering Award in 2001 by the IEEE Computer Society, and, again with David Patterson, the Turing Award in 2017 by the ACM. The project was initiated in 1981 in response to reports of similar projects at IBM (the 801) and the University of California, Berkeley (the RISC). MIPS was conducted by Hennessy and his graduate students until its conclusion in 1984. Hennessey founded MIPS Computer Systems in the same year to commercialize the technology developed by the project. In 1985, MIPS Computer Systems announced a new ISA, also called MIPS, and its first implementation, the R2000 microprocessor. The commercial MIPS ISA, and its implementations went on to be widely used, appearing in embedded computers, personal computers, workstations, servers, and supercomputers. As of May 2017, the commercial MIPS ISA is owned by Imagination Technologies, and is used mainly in embedded computers. In the late 1980s, a follow up project called MIPS X was conducted by Hennessy at Stanford. The MIPS ISA was based on a 32 bit word. It supported 32 bit addressing, and was word addressed. It was a load/store architecture—all references to memory used load and store instructions that copied data between the main memory and 32 general purpose registers (GPRs). All other instructions, such as integer arithmetic, operated on the GPRs. It possessed a basic instruction set consisting of instructions for control flow, integer arithmetic, and logical operations. To minimize pipeline stalls, all instructions except for load and store had to be executed in one clock cycle. There were no instructions for integer multiplication or division, or operations for floating point numbers. The architecture exposed all hazards caused by the five stage pipeline with delay slots. The compiler scheduled instructions to avoid hazards resulting in incorrect computation whilst simultaneously ensuring that the generated code minimized execution time. MIPS instructions are 16 or 32 bit long. The decision to expose all hazards was motivated by the desire to maximize performance by minimizing critical paths, which interlock circuits lengthened. Instructions were packed into 32 bit instruction words (as MIPS is word addressed). A 32 bit instruction word could contain two 16 bit operations. These were included to reduce the size of machine code. The MIPS microprocessor was implemented in NMOS logic.