Жұмыс істеп тұратын микропроцессор дизайны

Кіріспе

Басқа компьютерлік жүйелерге енгізілетін микропроцессор дизайны. Жұмсақ микропроцессор (немесе жұмсақ микропроцессор ядросы, жұмсақ процессор деп те аталады) – логикалық синтезді қолдану арқылы толығымен жүзеге асырылатын микропроцессор ядросы. Ол бағдарламаланатын логиканы (мысалы, FPGA, CPLD) қамтитын әртүрлі жартылай өткізгіш құрылғылар арқылы іске асырылуы мүмкін, оның ішінде жоғары деңгейдегі және қанағаттандыратын нұсқалары бар. Көптеген жүйелер, егер жұмсақ процессорды қолданса, әдетте тек бір жұмсақ процессорды қолданады. Дегенмен, кейбір инженерлер FPGA-ға сыятынша көп жұмсақ ядроларды орналастырады. Мұндай көп ядролы жүйелерде, сирек қолданылатын ресурстар кластердегі барлық ядролар арасында бөлісе алады. Көптеген адамдар FPGA-ға бір жұмсақ микропроцессорды орнатса, жеткілікті үлкен FPGA екі немесе одан да көп жұмсақ микропроцессорларды сыйдыра алады, нәтижесінде көп ядролы процессор пайда болады. Бір FPGA-дағы жұмсақ процессорлардың саны тек FPGA-ның мөлшерімен ғана шектеледі. Кейбір адамдар ондаған немесе жүздеген жұмсақ микропроцессорларды бір FPGA-ға орналастырған. Бұл – есептеуде жаппай параллелизмді іске асырудың бір жолы және оны жадта есептеуге де қолдануға болады. FPGA-да жүзеге асырылған жұмсақ микропроцессор және оның айналасындағы перифериялық құрылғылар дискретті процессорға қарағанда эскіруге аз бейім.

Негізгі салыстыру

Процессорды әзірлеуші Ашық кодты Бус қолдауы Ескертулер Жобаның үйі ARM нұсқаулар жиынтығына негізделген тіл сипаттамасы Амбер Конор Сантифорт Wishbone ARMv2a 3 сатылы немесе 5 сатылы құбыр желісі Жобаның Opencores Verilog Cortex M1 ARM 70–200 МГц, 32 бит RISC Verilog AVR нұсқаулар жиынтығына негізделген архитектура Navré Sébastien Bourdeauducq Тікелей SRAM Atmel AVR үйлесімді 8 бит RISC Жобаның Opencores Verilog pAVR Doru Cuturela Atmel AVR үйлесімді 8 бит RISC Жобаның Opencores VHDL softavrcore Andras Pal Стандартты AVR бустары (орнықты I/O, синхронды SRAM, синхронды ROM) Atmel AVR үйлесімді 8 бит RISC (AVR5 дейін), сыртқы құрылғылар мен SoC мүмкіндіктері Verilog жобасының Opencores негізіндегі AEMB Shawn Tan Wishbone MicroBlaze EDK 3.2 үйлесімді AEMB Verilog MicroBlaze Xilinx PLB, OPB, FSL, LMB, AXI4 Xilinx MicroBlaze OpenFire Virginia Tech CCM Lab OPB, FSL MicroBlaze-бен екілік үйлесімді Verilog SecretBlaze LIRMM, University of Montpellier / CNRS Wishbone MicroBlaze ISA, VHDL SecretBlaze VHDL MCS 51 нұсқаулар жиынтығы архитектурасына негізделген MCL51 MicroCore Labs Өте кішкентай ізді микросекуенцерге негізделген 8051 ядросы 312 Artix 7 LUT. Төрт ядролық 8051 нұсқасы 1227 LUT құрайды. MCL51 Core TSK51/52 Altium Wishbone / Intel 8051 8 бит Intel 8051 нұсқаулар жиынтығымен үйлесімді, төмен сағат циклдік балама Embedded Design on Altium Wiki MIPS нұсқаулар жиынтығы архитектурасына негізделген BERI University of Cambridge MIPS Жоба беті Bluespec Dossmatik René Doss Құбырлы бус MIPS I нұсқаулар жиынтығы құбыр сатылары Dossmatik VHDL TSK3000A Altium Wishbone 32 бит R3000 стиліндегі RISC, өзгертілген Гарвард архитектурасы CPU Embedded Design on Altium Wiki PicoBlaze нұсқаулар жиынтығы архитектурасына негізделген PacoBlaze Pablo Bleyer PicoBlaze процессорларымен үйлесімді PacoBlaze Verilog PicoBlaze Xilinx Xilinx PicoBlaze VHDL, Verilog RISC V нұсқаулар жиынтығы архитектурасына негізделген f32c University of Zagreb AXI, SDRAM, SRAM 32 бит, RISC V / MIPS ISA жиынтығы (реттелетін), GCC құралдар жиынтығы f32c VHDL NEORV32 Stephan Nolting Wishbone b4, AXI4 rv32[i/e] [m] [a] [c] [b] [u] [Zfinx] [Zicsr] [Zifencei], RISC V сәйкес, CPU & SoC қол жетімді, жоғары бейімделген, GCC құралдар жиынтығы GitHub OpenCores VHDL VexRiscvSpinalHDL ✔ AXI4 / Avalon 32 бит, RISC V, Artix 7-де 340 МГц-ке дейін. 1.44DMIPS/MHz-ке дейін. https://github. com/SpinalHDL/VexRiscv VHDLVerilog (SpinalHDL) SPARC нұсқаулар жиынтығы архитектурасына негізделген LEON2( FT) ESA AMBA2 SPARC V8 ESA VHDL LEON3/4 Aeroflex Gaisler AMBA2 SPARC V8 Aeroflex Gaisler VHDL OpenPiton Princeton Parallel Group ✔ Көп ядролы SPARC V9 OpenPiton Verilog OpenSPARC T1 Sun 64 бит OpenSPARC. net Verilog Tacus/PIPE5 TemLib Құбырлы бус SPARC V8 TEMLIB VHDL x86 нұсқаулар жиынтығы архитектурасына негізделген CPU86 HT Lab 8088 VHDL cpu86 VHDL MCL86 MicroCore Labs 8088 BIU ұсынылған. Басқаларын жасау оңай. Микросекуенцермен іске асырылған 8088/8086 циклдік дәлдік. Kintex 7-нің 2% - дан аз пайдаланылуы. MCL86 Core s80x86 Jamie Iles Custom 80186 GPLv3 сәйкес келетін s80x86 SystemVerilog Zet Zeus Gómez Marmolejo Wishbone x86 PC клоны Zet Verilog ao486 Aleksander Osman Avalon i486 SX үйлесімді ядро ao486 Verilog PowerPC/Power нұсқаулар жиынтығы архитектурасына негізделген PowerPC 405S IBM CoreConnect 32 бит PowerPC v.2.03 Кітап E IBM Verilog PowerPC 440S IBM CoreConnect 32 бит PowerPC v.2.03 Кітап E IBM Verilog PowerPC 470S IBM CoreConnect 32 бит PowerPC v.2.05 Кітап E IBM Verilog Microwatt IBM/OpenPOWER Wishbone 64 бит PowerISA 3.0 дәлелдеме концепциясы Microwatt @ Github VHDL Chiselwatt IBM/OpenPOWER Wishbone 64 бит PowerISA 3.0 Chiselwatt @ Github Chisel Libre SOC Libre SoC. org Wishbone 64 бит PowerISA 3.0. CPU/GPU/VPU орындалуы және бейімделген векторлық нұсқаулар Libre SoC. org python/nMigen A2I IBM/OpenPOWER Custom PBus 64 бит PowerPC 2.6 Кітап E. In order core A2I @ Github VHDL A2O IBM/OpenPOWER Custom PBus 64 бит PowerPC 2.7 Кітап E. Out of order core A2O @ Github Verilog Басқа архитектуралар ARC ARC International, Synopsys 16/32/64 бит ISA RISC DesignWare ARC Verilog ERIC5 Entner Electronics 9 бит RISC, өте кішкентай өлшемі, C бағдарламаланатын ERIC5 VHDL H2 CPU Richard James Howe Custom 16 биттік стек машинасы, тікелей Forth-ты орындауға арналған, кішкентай H2 CPU VHDL Instant SoC FPGA Cores Custom 32 бит RISC V M кеңейтім, C++ анықталған SoC Instant SoC VHDL JOP Martin Schoeberl SimpCon / Wishbone (кеңейтім) стекке бағытталған, қатты уақытты қолдау, Java байт-кодын тікелей орындайды Jop VHDL LatticeMico8 Lattice Wishbone LatticeMico8 Verilog LatticeMico32 Lattice Wishbone LatticeMico32 Verilog LXP32 Alex Kuznetsov Wishbone 32 бит, 3 сатылы құбыр, блоктық жадқа негізделген регистрлік файл lxp32 VHDL MCL65 MicroCore Labs Өте кішкентай ізді микросекуенцерге негізделген 6502 ядросы 252 Spartan 7 LUT. Сағат циклы дәл. MCL65 Core MRISC32 A1 Marcus Geelnard Wishbone, B4/pipelined 32 бит RISC/Vector CPU MRISC32 ISA MRISC32 VHDL NEO430 Stephan Nolting Wishbone (Avalon, AXI4 Lite) 16 бит MSP430 ISA үйлесімді, өте кішкентай өлшемі, көптеген сыртқы құрылғылар, жоғары бейімделетін NEO430 VHDL Nios, Nios II Altera Avalon Altera Nios II Verilog OpenRISC OpenCores Wishbone 32 бит; ASIC, Actel, Altera, Xilinx FPGA-да жасалған. Verilog SpartanMC TU Darmstadt / TU Dresden ✔ Custom (AXI қолдау дамуда) 18 бит ISA (GNU Binutils / GCC қолдау дамуда) SpartanMC Verilog SYNPIC12 Miguel Angel Ajo Pelayo PIC12F үйлесімді, бағдарлама synthesized in gates nbee. es VHDL xr16 Jan Gray XSOC абстрактілік шинасы 16 бит RISC CPU және SoC Circuit Cellar Magazine #116 118 XSOC/xr16 Схемалық YASEP Yann Guidon Direct SRAM 16 немесе 32 бит, RTL VHDL және JS-те asm, микробасқарушы кіші жиынтығы: дайын yasep. org (Firefox қажет) VHDL ZipCPU Gisselquist Technology Wishbone, B4/pipelined 32 биттік CPU минималды FPGA ресурстарын пайдалану үшін мақсатты zipcpu. com Verilog ZPU Zylin AS Wishbone Stack негізделген CPU, конфигурацияланатын 16/32 биттік деректер жолы, eCos Zylin CPU VHDLRISC5 Niklaus Wirth CustomRunning толық графикалық Oberon жүйесі, оның ішінде редактор мен компилятор. Бағдарламалық жасақтаманы бір FPGA тақтада әзірлеуге және іске асыруға болады. www. projectoberon. com/Verilog

Processor Developer Open source Bus support Notes Project home Description language based on the ARM instruction set architecture Amber Conor Santifort Wishbone ARMv2a 3 stage or 5 stage pipeline Project page at Opencores Verilog Cortex M1 ARM 70–200MHz, 32 bit RISC Verilog based on the AVR instruction set architecture Navré Sébastien Bourdeauducq Direct SRAM Atmel AVR compatible 8 bit RISC Project page at Opencores Verilog pAVR Doru Cuturela Atmel AVR compatible 8 bit RISC Project page at Opencores VHDL softavrcore Andras Pal Standard AVR buses (core coupled I/O, synchronous SRAM, synchronous program ROM) Atmel AVR compatible 8 bit RISC (up to AVR5), peripherals and SoC features included Project page at Opencores Verilog based on the MicroBlaze instruction set architecture AEMB Shawn Tan Wishbone MicroBlaze EDK 3.2 compatible AEMB Verilog MicroBlaze Xilinx PLB, OPB, FSL, LMB, AXI4 Xilinx MicroBlaze OpenFire Virginia Tech CCM Lab OPB, FSL Binary compatible with the MicroBlaze Verilog SecretBlaze LIRMM, University of Montpellier / CNRS Wishbone MicroBlaze ISA, VHDL SecretBlaze VHDL based on the MCS 51 instruction set architecture MCL51 MicroCore Labs Ultra small footprint microsequencer based 8051 core 312 Artix 7 LUTs. Quad core 8051 version is 1227 LUTs. MCL51 Core TSK51/52 Altium Wishbone / Intel 8051 8 bit Intel 8051 instruction set compatible, lower clock cycle alternative Embedded Design on Altium Wiki based on the MIPS instruction set architecture BERI University of Cambridge MIPS Project page Bluespec Dossmatik René Doss Pipelined bus MIPS I instruction set pipeline stages Dossmatik VHDL TSK3000A Altium Wishbone 32 bit R3000 style RISC modified Harvard architecture CPU Embedded Design on Altium Wiki based on the PicoBlaze instruction set architecture PacoBlaze Pablo Bleyer Compatible with the PicoBlaze processors PacoBlaze Verilog PicoBlaze Xilinx Xilinx PicoBlaze VHDL, Verilog based on the RISC V instruction set architecture f32c University of Zagreb AXI, SDRAM, SRAM 32 bit, RISC V / MIPS ISA subsets (retargetable), GCC toolchain f32c VHDL NEORV32 Stephan Nolting Wishbone b4, AXI4 rv32[i/e] [m] [a] [c] [b] [u] [Zfinx] [Zicsr] [Zifencei], RISC V compliant, CPU & SoC available, highly customizable, GCC toolchain GitHub OpenCores VHDL VexRiscvSpinalHDL ✔ AXI4 / Avalon 32 bit, RISC V, up to 340MHz on Artix 7. Up to 1.44DMIPS/MHz. https://github. com/SpinalHDL/VexRiscv VHDLVerilog (SpinalHDL) based on the SPARC instruction set architecture LEON2( FT) ESA AMBA2 SPARC V8 ESA VHDL LEON3/4 Aeroflex Gaisler AMBA2 SPARC V8 Aeroflex Gaisler VHDL OpenPiton Princeton Parallel Group ✔ Manycore SPARC V9 OpenPiton Verilog OpenSPARC T1 Sun 64 bit OpenSPARC. net Verilog Tacus/PIPE5 TemLib Pipelined bus SPARC V8 TEMLIB VHDL based on the x86 instruction set architecture CPU86 HT Lab 8088 compatible CPU in VHDL cpu86 VHDL MCL86 MicroCore Labs 8088 BIU provided. Others easy to create. Cycle accurate 8088/8086 implemented with a microsequencer. Less than 2% utilization of Kintex 7. MCL86 Core s80x86 Jamie Iles Custom 80186 compatible GPLv3 core s80x86 SystemVerilog Zet Zeus Gómez Marmolejo Wishbone x86 PC clone Zet Verilog ao486 Aleksander Osman Avalon i486 SX compatible core ao486 Verilog based on the PowerPC/Power instruction set architecture PowerPC 405S IBM CoreConnect 32 bit PowerPC v.2.03 Book E IBM Verilog PowerPC 440S IBM CoreConnect 32 bit PowerPC v.2.03 Book E IBM Verilog PowerPC 470S IBM CoreConnect 32 bit PowerPC v.2.05 Book E IBM Verilog Microwatt IBM/OpenPOWER Wishbone 64 bit PowerISA 3.0 proof of concept Microwatt @ Github VHDL Chiselwatt IBM/OpenPOWER Wishbone 64 bit PowerISA 3.0 Chiselwatt @ Github Chisel Libre SOC Libre SoC. org Wishbone 64 bit PowerISA 3.0. CPU/GPU/VPU implementation and custom vector instructions Libre SoC. org python/nMigen A2I IBM/OpenPOWER Custom PBus 64 bit PowerPC 2.6 Book E. In order core A2I @ Github VHDL A2O IBM/OpenPOWER Custom PBus 64 bit PowerPC 2.7 Book E. Out of order core A2O @ Github Verilog Other architectures ARC ARC International, Synopsys 16/32/64 bit ISA RISC DesignWare ARC Verilog ERIC5 Entner Electronics 9 bit RISC, very small size, C programmable ERIC5 VHDL H2 CPU Richard James Howe Custom 16 bit Stack Machine, designed to execute Forth directly, small H2 CPU VHDL Instant SoC FPGA Cores Custom 32 bit RISC V M Extension, SoC defined by C++ Instant SoC VHDL JOP Martin Schoeberl SimpCon / Wishbone (extension) Stack oriented, hard real time support, executing Java bytecode directly Jop VHDL LatticeMico8 Lattice Wishbone LatticeMico8 Verilog LatticeMico32 Lattice Wishbone LatticeMico32 Verilog LXP32 Alex Kuznetsov Wishbone 32 bit, 3 stage pipeline, register file based on block RAM lxp32 VHDL MCL65 MicroCore Labs Ultra small footprint microsequencer based 6502 core 252 Spartan 7 LUTs. Clock cycle exact. MCL65 Core MRISC32 A1 Marcus Geelnard Wishbone, B4/pipelined 32 bit RISC/Vector CPU implementing the MRISC32 ISA MRISC32 VHDL NEO430 Stephan Nolting Wishbone (Avalon, AXI4 Lite) 16 bit MSP430 ISA compatible, very small size, many peripherals, highly customizable NEO430 VHDL Nios, Nios II Altera Avalon Altera Nios II Verilog OpenRISC OpenCores Wishbone 32 bit; done in ASIC, Actel, Altera, Xilinx FPGA. Verilog SpartanMC TU Darmstadt / TU Dresden ✔ Custom (AXI support in development) 18 bit ISA (GNU Binutils / GCC support in development) SpartanMC Verilog SYNPIC12 Miguel Angel Ajo Pelayo PIC12F compatible, program synthesised in gates nbee. es VHDL xr16 Jan Gray XSOC abstract bus 16 bit RISC CPU and SoC featured in Circuit Cellar Magazine #116 118 XSOC/xr16 Schematic YASEP Yann Guidon Direct SRAM 16 or 32 bits, RTL in VHDL & asm in JS, microcontroller subset : ready yasep. org (Firefox required) VHDL ZipCPU Gisselquist Technology Wishbone, B4/pipelined 32 bit CPU targeted for minimal FPGA resource usage zipcpu. com Verilog ZPU Zylin AS Wishbone Stack based CPU, configurable 16/32 bit datapath, eCos support Zylin CPU VHDLRISC5 Niklaus Wirth CustomRunning a complete graphical Oberon System including an editor and compiler. Software can be developed and ran on the same FPGA board. www. projectoberon. com/Verilog