Кіріспе

Электрлік тізбек
Резисторлық саты – белгілі бір конфигурациядағы резисторлардың қайталама бірліктерінен құралған электрлік тізбек. R–2R сатылық конфигурациясы – дәл кедергілер желісінің қайталама орналасуын қолдана отырып, саты тәрізді конфигурацияда цифрлықтан аналогқа түрлендіруді (DAC) жүзеге асырудың қарапайым және төмен құнмен шешілетін тәсілі.

Тарих

1953 жылғы "Қайта байланыс әдістерімен кодтау" атты мақаласында кернеу көздері немесе ток көздері арқылы бейнеленген сандарды (кез келген сан жүйесінде) резисторлық желілерге қосылғанда, "шант-резисторлық декодтау желісінде" (екілік сан жүйесінде бинарлық салмақталған конфигурацияға сәйкес келеді) немесе "баспалдақ резисторлық декодтау желісінде" (екілік сан жүйесінде R–2R конфигурациясына сәйкес келеді) бір ғана кернеулік шығысқа түрлендіретін "декодтау желілері" сипатталған. Мақалада R–2R конфигурациясының артықшылығы – көздерге көрінетін кедерілердің теңдестігі айтылған. Тағы бір тарихи сипаттама 1955 жылы тіркелген 3108266 АҚШ патентінде "Сигналды түрлендіру құрылғысы" деп көрсетілген.

Резисторлы тізбекті желі

Екі эталондық кернеу арасында тізбектелген көптеген резисторлардың тізбегі "резисторлар тізбегі" деп аталады. Резисторлар аталған кернеулер арасында кернеуді бөлуге арналған. Келвин бөлгіші немесе тізбекті DAC – бірдей шамалы резисторлардың тізбегі.

Аналогтан цифрлық түрлендіру

Сызықтың әр тиісі басқа кернеуді жасайды, оны басқа кернеумен салыстыруға болады: бұл жылдам ADC (аналогтық-цифрлық түрлендіргіштің) негізгі принципі. Басты кемшілігі – бұл архитектураға әр резистор үшін бір салыстырғыш қажет, және мұндай санды R 2R тізбегін қолдану арқылы азайтуға болмайды, себебі мұндай тізбекте әр кернеу үшін жеке шығыстар жоқ.

Цифрлық-аналогтық түрлендіру

Резисторлар тізбегі екілік санның біттері осы тізбектегі әрбір нүктеге қосылған электрондық коммутаторларды басқару арқылы DAC ретінде жұмыс істей алады.

Білік салмақталған

Бинарлық салмақталған конфигурация негізгі резистордың мәнінің екілік еселігін пайдаланады. Дегенмен, резисторлардың мәндерінің арақатынасы артқан сайын, резисторларды қажетті дәлдікпен реттеу мүмкіндігі төмендейді. Сол себепті, R–2R тізбегінде қолданылатындай ұқсас мәндерді пайдалану арқылы дәл арақатынастарға қол жеткізуге болады. Осылайша, R–2R цифрлықтан аналогқа түрлендіруде жоғары дәлдік қамтамасыз етеді.

Ағымдағы режим

Шығыс импедансы цифрлық кодтан тәуелсіз болғандықтан, аналогтық шығыс виртуалды жерге ток түрінде алынуы мүмкін, бұл конфигурация ток режимі (немесе кейде инверттік режим) деп аталады. Ток режимін пайдалану арқылы, АЦҚ-ның (DAC) күшейтілуі референттік кернеу терминалындағы тізбекті резистормен реттелуі мүмкін. Барлық биттердің тогы 2R кедергісі арқылы жерге өтеді. Бит салмағы неғұрлым төмен болса, оның сигналы соғұрлым көп резистордан өтуі керек. Әр түйінде әр биттің тогы екіге бөлінеді.

R2R кедергілі сатылардың дәлдігі

Көбірек маңызды биттермен қолданылатын резисторлар, азырақ маңызды биттермен қолданылатындарға қарағанда пропорционалды түрде дәл болуы керек; мысалы, жоғарыда талқыланған R–2R желісінде, 4-ші бит (MSB) резисторларындағы қателіктер R-дің (~3.1%) салыстырғанда мардымсыз болуы тиіс. Сонымен қатар, 100002-ден 011112-ге өту кезінде туындайтын мәселелерді болдырмау үшін, кіші биттердегі қателіктердің жиынтығы да одан әлдеқайда аз болуы керек. Қажетті дәлдік әр қосымша бит сайын екі есеге артады: 8 бит үшін қажетті дәлдік (~0.4%-дан) жоғары болуы керек. Дегенмен, бір компонентте өндірілген кездегі кедергілердің өзгеруі, компоненттер арасындағы немесе өндіріс партиялары арасындағы өзгерулерге қарағанда әлдеқайда төмен болады, сондықтан кедергілер желісін бір компонент ретінде сатып алуға болады. Интегралды тізбектерде жоғары дәлдікті R–2R желілерін жұқа пленкалық технологияны қолдана отырып, бір субстратқа тікелей басу арқылы жасауға болады, бұл резисторлардың ұқсас электрлік қасиеттерін қамтамасыз етеді. Бірақ, қажетті дәлдікке жету үшін оларды лазерлік түзетуден өткізу қажет. Мұндай чиптегі кедергілер сатылары 16 биттік дәлдікке қол жеткізетін цифрлық-аналогтық түрлендіргіштерде қолданылған.

Тең емес сатылы резисторлы саты

R–2R тізбегінің әрбір "басқышында" бірдей кедергі мәндерін қолдану міндетті емес. "2R" мәні, төменгі разрядтағы басқыштардың Тевенин эквивалентті кедергісінің және "R" мәнінің қосындысына тең болуы жеткілікті. 2-суретте тең емес кедергілермен жасалған 4 биттік сызықтық DAC көрсетілген. Бұл, әртүрлі кедергілер жиынтығынан біртіндеп, бір-бірлеген біттер арқылы жеткілікті дәлдіктегі DAC құруға мүмкіндік береді. Әрбір сатыда "басқыш" және "тірек" кедергілері, "басқыш" мәні, алдыңғы басқыштардың эквивалентті кедергісіне сәйкес етіп таңдалады. "Басқыш" және "тірек" кедергілерін, қолданылатын комбинациялар санын арттыру үшін, басқа кедергілерді тізбектей немесе параллель қосу арқылы жасауға болады. Бұл процесті автоматтандыруға болады.