Ағылшыншамен салыстырыңыз: абзацты басыңыз — түпнұсқа терезеде ашылады. Абзац астындағы EN түймесі оны мәтін ішінде көрсетеді.
Мазмұны
Кіріспе
Процессордың жалпы мінез-құлқын өзгертетін немесе басқаратын процессор регистрі Процессордың немесе басқа да цифрлық құрылғылардың жалпы мінез-құлқын өзгертетін немесе басқаратын процессор регистрі. Басқару регистрлері орындайтын жалпы міндеттерге үзілісті басқару, адрестеу режимін ауыстыру, парақтандыруды басқару және копроцессорды басқару жатады.
Processor register which changes or controls the general behavior of a CPU
A control register is a processor register that changes or controls the general behavior of a CPU or other digital device. Common tasks performed by control registers include interrupt control, switching the addressing mode, paging control, and coprocessor control.
Тарих
Алғашқы CPU-да арнайы бақылау регистрлері болмаған, және ішкі сигналдар мен жалаушалардың шектеулі жиынтығына сүйенген. IBM пагельдеу нұсқасын жасаған кезде, IBM 360/64 немесе 360/66 нұсқаларын ешқашан жібермеді, тек 360/67 нұсқасы ғана. System/360-ның дизайнына 16 басқару регистрін қосып, 360/67-ге айналды. IBM басқа S/360 модельдерінде басқару регистрлерін ұсынбады, бірақ оларды System/370-тің стандартты бөлігіне айналдырды, бірақ әртүрлі регистрлер мен бит тапсырмаларымен. IBM архитектураға жаңа мүмкіндіктер қосқанда, мысалы, DAS, S/370 XA, S/370 ESA, ESA/390, олар бақылау регистрлеріне қосымша өрістерді қосты. z/Architecture көмегімен IBM басқару регистрінің өлшемін 64 битке дейін екі есе арттырды.
The early CPU lacked dedicated control registers, and relied on a limited set of internal signals and flags. When IBM developed a paging versionIBM never shipped the 360/64 or 360/66, only the 360/67. of the System/360, they added 16 control registers to the design for what became the 360/67. IBM did not provide control registers on other S/360 models, but made them a standard part of System/370, although with different register and bit assignments. As IBM added new features to the architecture, e. g., DAS, S/370 XA, S/370 ESA, ESA/390, they added additional fields to the control registers. With z/Architecture, IBM doubled the control register size to 64 bits.
IBM 360/67-дегі басқару регистрлері
360/67-де CR0 және CR2 адресті аудару арқылы қолданылады, CR 4 6 -да әртүрлі жалаулар, соның ішінде үзіліс маскалары мен кеңейтілген басқару режимі бар, ал CR 8 14 -де 2167 конфигурациялық блогының коммутатор параметрлері бар.
On the 360/67, CR0 and CR2 are used by address translation, CR 4 6 contain miscellaneous flags including interrupt masks and Extended Control Mode, and CR 8 14 contain the switch settings on the 2167 Configuration Unit.
M67 CR0
0 бақылау регистріне динамикалық адресті аудару үшін сегмент кестесінің мекенжайы кіреді.
Control Register 0 contains the address of the segment table for dynamic address translation.
M67 CR2
Бақылау регистрі 2 - бұл көшіру ерекшелік адрестік регистрі.
Control register 2 is the Relocation exception address register.
M67 CR4
CR4 - 031 арналар үшін кеңейтілген маскалық регистр. Әрбір бит тиісті арнаның 1/0 арна маскасы болып табылады.
CR4 is the extended mask register for channels 0 31. Each bit is the 1/0 channel mask for the corresponding channel.
M67 CR5
CR5 3263 арналар үшін кеңейтілген маска тіркеліміне арналған. Әрбір бит тиісті арнаның 1/0 арна маскасы болып табылады.
CR5 is reserved for the extended mask register for channels 32–63. Each bit is the 1/0 channel mask for the corresponding channel.
M67 CR6
CR6 екі режимдік жалаушаларды және PSW маскасының битін кеңейтуді қамтиды. + CR6 Flag and Masks Field Bit Description 0 0 Channel Controller үшін Machine Check Mask Extension o 1 1 Channel Controller үшін Machine Check Mask Extension 1 2 3 Channel Controllers үшін आरक्षित 2 3 4 7 Тағайындалмаған 8 8 Кеңейтілген басқару режимі 9 9 Конфигурация басқару бит 10 23 Тағайындалмаған 24 31 Сыртқы үзілісті жасыру 24 Таймер 25 үзіліс кілті 26 Ақаулық туралы ескерту CPU 1 (Ext. Сиг. 2) 27 Ақаулық туралы ескерту CPU 2 (Ext. Сиг. 3) 28 Қаулыға сәйкес (Елден тыс) Сиг. 4) 29 Қорық (Ертегілер. Сиг. 5) 30 Сыртқы үзіліс CPU 1, 2 (Ext. Сиг. 6) 31 Қорық (Ертегі. Сиг. 7)
CR6 contains two mode flags plus extensions to the PSW mask bits. + CR6 Flags and Masks Field Bit Description 0 0 Machine Check Mask Extension for Channel Controller o 1 1 Machine Check Mask Extension for Channel Controller 1 2 3 Reserved for channel controllers 2 3 4 7 Unassigned 8 8 Extended Control Mode 9 9 Configuration Control Bit 10 23 Unassigned 24 31 External interrupt masking 24 Timer 25 Interrupt Key 26 Malfunction Alert CPU 1 (Ext. Sig. 2) 27 Malfunction Alert CPU 2 (Ext. Sig. 3) 28 Reserved (Ext. Sig. 4) 29 Reserved (Ext. Sig. 5) 30 External Interrupt CPU 1, 2 (Ext. Sig. 6) 31 Reserved (Ext. Sig. 7)
CR0
CR0 регистрі 386 және одан жоғары процессорларда 32 битті құрайды. Ұзақ режимдегі x64 процессорларында оның (және басқа басқару регистрлерінің) ұзындығы 64 бит. CR0 процессордың негізгі жұмысын өзгертетін түрлі басқару белгілеріне ие. CR0 тіркелімі - бұл Machine Status Word (MSW) тіркелімінің 32 биттік нұсқасы. MSW тіркелімі i386 процессорының пайда болуымен бақылау тіркеліміне кеңейтілді. Біт атауы Толық атауы Сипаттама 0 PE Қорғалған режим Қосылған Егер 1, жүйе қорғалған режимде болса, басқа жағдайда жүйе нақты режимде болса 1 МП Монитормен бірге процессор CR0-дағы TS жалауымен WAIT/FWAIT нұсқауларының өзара әрекеттесуін бақылайды 2 EM Эмуляция Егер орнатылса, x87 жылжымалы нүктелік бірлігі жоқ болса, егер ашық болса, x87 FPU бар 3 TS Тапсырма ауыстырылды x87 тапсырма контекстін x87 тапсырма ауыстырғышында x87 нұсқау қолданылғаннан кейін ғана сақтауға рұқсат береді 4 ET Кеңейту түрі 386-да сыртқы математикалық копроцессордың 80287 немесе 80387 NE екенін анықтауға рұқсат етілді 5 Сандық қате Басқа жағдайда орнатылған кезде x87 жылжымалы нүктелік қате туралы ішкі хабарлауды қосу, PC стилі x87 қатесін анықтау 16 WP Write protect орнатылған кезде, CPU-да парақты оқу мүмкін емес, егер артықшылық деңгейі 0 болса 18 А.М. Айналу маскасы Айналуды тексеру, егер басқа жағдайда А.М. белгісі қосылған болса, EFLA (ACGS) және 29 FPU бар 3 TS Тапсырма ауыстырылды 3 Егер x87 тапсырманы x87 тапсырманы пайдалану арқылы сақтау мүмкін болса ғана тапсырманы ауыстыруға рұқсат етіледі, егер x87 нұсқау қолданылғанда, x87 тапсырманы қосу мүмкін емес және 29 А.
The CR0 register is 32 bits long on the 386 and higher processors. On x64 processors in long mode, it (and the other control registers) is 64 bits long. CR0 has various control flags that modify the basic operation of the processor. Register CR0 is the 32 Bit version of the old Machine Status Word (MSW) register. The MSW register was expanded to the Control Register with the appearance of the i386 processor. Bit Name Full Name Description 0 PE Protected Mode Enable If 1, system is in protected mode, else, system is in real mode 1 MP Monitor co processor Controls interaction of WAIT/FWAIT instructions with TS flag in CR0 2 EM Emulation If set, no x87 floating point unit present, if clear, x87 FPU present 3 TS Task switched Allows saving x87 task context upon a task switch only after x87 instruction used 4 ET Extension type On the 386, it allowed to specify whether the external math coprocessor was an 80287 or 80387 5 NE Numeric error Enable internal x87 floating point error reporting when set, else enables PC style x87 error detection 16 WP Write protect When set, the CPU cannot write to read only pages when privilege level is 0 18 AM Alignment mask Alignment check enabled if AM set, AC flag (in EFLAGS register) set, and privilege level is 3 29 NW Not write through Globally enables/disable write through caching 30 CD Cache disable Globally enables/disable the memory cache 31 PG Paging If 1, enable paging and use the register, else disable paging.
CR1
Резервтелген, CPU оған қол жеткізуге тырысқанда #UD ерекшелігін жібереді.
Reserved, the CPU will throw a #UD exception when trying to access it.
CR2
Page Fault Linear Address (PFLA) деп аталатын мәнді қамтиды. Беттің ақаулығы пайда болған кезде, бағдарлама қол жеткізуге тырысқан мекенжай CR2 тіркелімінде сақталады.
Contains a value called Page Fault Linear Address (PFLA). When a page fault occurs, the address the program attempted to access is stored in the CR2 register.
CR3
Виртуалды адрестеу рұқсат етілген кезде қолданылады, сондықтан PG биті CR0-ға орнатылған кезде. CR3 процессорға сызықтық адрестерді ағымдағы тапсырманың беттер каталогы мен беттер кестелерін табу арқылы физикалық адрестерге аударуға мүмкіндік береді. Әдетте, CR3 жоғарғы 20 биті бірінші беттік каталогтың физикалық мекенжайын сақтайтын беттік каталогтың негізгі тіркеліміне (PDBR) айналады. Егер CR4-те PCIDE биті орнатылған болса, процесстің контексттік идентификаторы (PCID) үшін ең төменгі 12 битті пайдаланады.
Used when virtual addressing is enabled, hence when the PG bit is set in CR0. CR3 enables the processor to translate linear addresses into physical addresses by locating the page directory and page tables for the current task. Typically, the upper 20 bits of CR3 become the page directory base register (PDBR), which stores the physical address of the first page directory. If the PCIDE bit in CR4 is set, the lowest 12 bits are used for the process context identifier (PCID).