Исследование и разработка микропроцессора на архитектуре RISC в Беркли.

Введение

Исследовательский проект в области разработки микропроцессоров на базе RISC. Berkeley RISC – один из двух основополагающих исследовательских проектов в области разработки микропроцессоров на основе компьютеров с упрощенным набором команд (RISC), осуществляемых в рамках проекта VLSI Агентства передовых исследовательских проектов Министерства обороны. Проект RISC возглавлял Дэвид Паттерсон (автор термина RISC) в Калифорнийском университете в Беркли с 1980 по 1984 год. Другой проект проходил неподалеку, в Стэнфордском университете, в рамках их разработки MIPS, начатой в 1981 году и завершенной в 1984 году. Проект Berkeley RISC оказался настолько успешным, что его название стало нарицательным для всех последующих подобных разработок; даже MIPS стали называть "RISC-процессором". Позже дизайн Berkeley RISC был коммерциализирован компанией Sun Microsystems в виде архитектуры SPARC и послужил источником вдохновения для архитектуры ARM.

Концепция RISC

И RISC, и MIPS были разработаны, исходя из понимания того, что подавляющее большинство программ используют лишь небольшую часть доступного набора инструкций процессора. В знаменитой статье 1978 года Эндрю С. Таненбаум продемонстрировал, что сложная программа высокого уровня, состоящая из 10 000 строк, может быть представлена с использованием упрощенной архитектуры набора инструкций, используя 8-битный код операции фиксированной длины. К схожим выводам пришли и в IBM, чьи исследования собственного кода, работающего на мэйнфреймах, таких как IBM 360, показали, что используется лишь небольшое подмножество всех доступных инструкций. Оба этих исследования показали, что можно создать гораздо более простой процессор, который все равно будет выполнять большинство реальных программ. Другим, не полностью изученным в то время, наблюдением была запись Таненбаума о том, что 81% констант имели значения 0, 1 или 2. RISC I также использовал двухступенчатый конвейер инструкций для повышения скорости, но без сложной перестановки инструкций, характерной для более современных конструкций. Это создавало проблему с условными переходами, поскольку компилятору приходилось заполнять слот задержки ветвления (инструкцию, следующую за условным переходом) инструкцией, выбранной как "безопасная" (то есть не зависящая от результата условия). Иногда единственной подходящей инструкцией в этом случае была NOP. Значительное число последующих конструкций в стиле RISC по-прежнему требовало учета задержки ветвления. После месяца валидации и отладки дизайн был отправлен в инновационную службу MOSIS для производства 22 июня 1981 года с использованием 2-микронного (2000 нм) технологического процесса. Из-за различных задержек им пришлось отказаться от своих фотошаблонов четыре раза, и пластины с рабочими образцами вернулись в Беркли только в мае 1982 года. Первый рабочий "компьютер" RISC I (фактически, отладочная плата) заработал 11 июня. При тестировании выяснилось, что чипы демонстрируют меньшую производительность, чем ожидалось. В целом, выполнение инструкции занимало 2 мкс, в то время как первоначальный проект предусматривал около 0,4 мкс (в пять раз быстрее). Точные причины этой проблемы так и не были полностью выяснены. Однако в ходе тестирования стало ясно, что некоторые инструкции выполнялись с ожидаемой скоростью, что указывало на физическую, а не логическую природу проблемы. Если бы дизайн работал на полной скорости, производительность была бы отличной. Симуляции с использованием различных небольших программ сравнивали 4-МГц RISC I с 5-МГц 32-битным VAX 11/780 и 5-МГц 16-битным Zilog Z8000, что наглядно продемонстрировало это. Размер программы был примерно на 30% больше, чем у VAX, но очень близок к Z8000, что подтверждало аргумент о том, что более высокая плотность кода CISC-проектов на самом деле не была столь впечатляющей. С точки зрения общей производительности, RISC I был в два раза быстрее VAX и примерно в четыре раза быстрее Z8000. Программы выполняли примерно одинаковое количество обращений к памяти, поскольку большой регистровый файл значительно повышал вероятность того, что необходимый операнд уже находился на чипе. Важно рассматривать эту производительность в контексте. Даже несмотря на то, что RISC работал медленнее, чем VAX, это не умаляло значимости разработки. RISC позволил создать настоящий 32-битный процессор на реальном кристалле, используя уже устаревшее производство. Традиционные конструкции не могли этого сделать; поскольку значительная часть площади кристалла была отведена под логику декодирования, для создания настоящего 32-битного дизайна, такого как Motorola 68020, требовались более современные производственные мощности. Используя те же производственные мощности, RISC I мог бы значительно превзойти конкурентов. 12 февраля 2015 года IEEE установила мемориальную доску в Калифорнийском университете в Беркли в память о вкладе RISC I. На доске написано:
"Студенты Калифорнийского университета в Беркли разработали и построили первый ВЛСИ-компьютер с уменьшенным набором инструкций в 1981 году. Упрощенные инструкции RISC I сократили аппаратную часть, необходимую для декодирования и управления инструкциями, что позволило реализовать 32-битное адресное пространство, большой набор регистров и конвейерное выполнение. Хорошо сочетаясь с программами на языке C и операционной системой Unix, RISC I оказал влияние на наборы инструкций, широко используемые сегодня, в том числе для игровых консолей, смартфонов и планшетов."

Both RISC and MIPS were developed from the realization that the vast majority of programs used only a small minority of a processor's available instruction set. In a famous 1978 paper, Andrew S. Tanenbaum demonstrated that a complex 10,000 line high level program could be represented using a simplified instruction set architecture using an 8 bit fixed length opcode. This was roughly the same conclusion reached at IBM, whose studies of their own code running on mainframes like the IBM 360 used only a small subset of all the instructions available. Both of these studies suggested that one could produce a much simpler CPU that would still run most real world code. Another finding, not fully explored at the time, was Tanenbaum's note that 81% of the constants were either 0, 1, or 2. RISC I also featured a two stage instruction pipeline for additional speed, but without the complex instruction re ordering of more modern designs. This makes conditional branches a problem, because the compiler has to fill the instruction following a conditional branch (the so called branch delay slot), with something selected to be "safe" (i. e., not dependent on the outcome of the conditional). Sometimes the only suitable instruction in this case is NOP. A notable number of later RISC style designs still require the consideration of branch delay. After a month of validation and debugging, the design was sent to the innovative MOSIS service for production on June 22, 1981, using a 2 μm (2,000 nm) process. A variety of delays forced them to abandon their masks four separate times, and wafers with working examples did not arrive back at Berkeley until May 1982. The first working RISC I "computer" (actually a checkout board) ran on June 11. In testing, the chips proved to have lesser performance than expected. In general, an instruction would take 2 μs to complete, while the original design allotted for about .4 μs (five times as fast). The precise reasons for this problem were never fully explained. However, throughout testing it was clear that certain instructions did run at the expected speed, suggesting the problem was physical, not logical. Had the design worked at full speed, performance would have been excellent. Simulations using a variety of small programs compared the 4 MHz RISC I to the 5 MHz 32 bit VAX 11/780 and the 5 MHz 16 bit Zilog Z8000 showed this clearly. Program size was about 30% larger than the VAX but very close to that of the Z8000, validating the argument that the higher code density of CISC designs was not actually all that impressive in reality. In terms of overall performance, the RISC I was twice as fast as the VAX, and about four times that of the Z8000. The programs ended up performing about the same overall number of memory accesses because the large register file dramatically improved the odds the needed operand was already on chip. It is important to put this performance in context. Even though the RISC design had run slower than the VAX, it made no difference to the importance of the design. RISC allowed for the production of a true 32 bit processor on a real chip die using what was already an older fab. Traditional designs simply could not do this; with so much of the chip surface dedicated to decoder logic, a true 32 bit design like the Motorola 68020 required newer fabs before becoming practical. Using the same fabs, RISC I could have largely outperformed the competition. On February 12, 2015, IEEE installed a plaque at UC Berkeley to commemorate the contribution of RISC I. The plaque reads:
UC Berkeley students designed and built the first VLSI reduced instruction set computer in 1981. The simplified instructions of RISC I reduced the hardware for instruction decode and control, which enabled a flat 32 bit address space, a large set of registers, and pipelined execution. A good match to C programs and the Unix operating system, RISC I influenced instruction sets widely used today, including those for game consoles, smartphones and tablets.

RISC II

В то время как разработка RISC I задерживалась, в Беркли работа уже переключилась на новый проект Blue. Работа над Blue продвигалась медленнее, чем над Gold, как из-за отсутствия острой необходимости, поскольку Gold уже готовился к производству, так и из-за смены студентов и учебных групп, участвовавших в проекте. Такой темп также позволил им добавить несколько новых функций, которые в итоге значительно улучшили конструкцию. Ключевым отличием была упрощенная схема кэш-памяти, которая уменьшила количество линий на бит (с трех до двух), что резко сократило размер регистрового файла. Это изменение также потребовало более точной синхронизации шины, но это была небольшая плата, и для соответствия требованиям были ускорены и другие части конструкции. Экономия, достигнутая благодаря новой конструкции, была огромной. В то время как Gold содержал в общей сложности 78 регистров в 6 окнах, Blue содержал 138 регистров, разделенных на 8 окон по 16 регистров каждое, а также еще 10 глобальных регистров. Расширение регистрового файла увеличивало вероятность того, что данная процедура сможет поместить все свои локальные данные в регистры, и повышало глубину вложенности. Тем не менее, для большего регистрового файла требовалось меньше транзисторов, и финальная конструкция Blue, выпущенная как RISC II, реализовала весь набор инструкций RISC всего с 40 760 транзисторами. Другим важным изменением было включение расширителя формата инструкций, который невидимо "преобразовывал" 16-битные инструкции в 32-битный формат. Это позволило хранить в памяти более короткие инструкции, обычно с одним или без операндов, такие как NOP, в 16-битном формате, и упаковывать две такие инструкции в одно машинное слово. Инструкции невидимо расширялись до 32-битного формата перед поступлением в арифметико-логическое устройство (ALU), что означало отсутствие необходимости в изменениях в основной логике. Эта простая техника дала неожиданное 30%-ное увеличение плотности кода, благодаря чему идентичная программа на Blue работала быстрее, чем на Gold, из-за уменьшения количества обращений к памяти. RISC II оказался гораздо более успешным в кремнии и в тестах превзошел почти все миникомпьютеры практически во всех задачах. Например, производительность варьировалась от 85% скорости VAX до 256% при различных нагрузках. RISC II также сравнивали с известным Motorola 68000, который тогда считался лучшей коммерческой реализацией чипа, и он превзошел его на 140%–420%.

While the RISC I design ran into delays, work at Berkeley had already turned to the new Blue design. Work on Blue progressed slower than Gold, due both to the lack of a pressing need now that Gold was going to fab, and to changeovers in the classes and students staffing the effort. This pace also allowed them to add in several new features that would end up improving the design considerably. The key difference was simpler cache circuitry that eliminated one line per bit (from three to two), dramatically shrinking the register file size. The change also required much tighter bus timing, but this was a small price to pay and in order to meet the needs several other parts of the design were sped up as well. The savings due to the new design were tremendous. Whereas Gold contained a total of 78 registers in 6 windows, Blue contained 138 registers broken into 8 windows of 16 registers each, with another 10 globals. This expansion of the register file increases the chance that a given procedure can fit all of its local storage in registers, and increase the nesting depth. Nevertheless, the larger register file required fewer transistors, and the final Blue design, fabbed as RISC II, implemented all of the RISC instruction set with only 40,760 transistors. The other major change was to include an instruction format expander, which invisibly "up converted" 16 bit instructions into a 32 bit format. This allowed smaller instructions, typically things with one or no operands, like NOP, to be stored in memory in a smaller 16 bit format, and for two such instructions to be packed into a single machine word. The instructions would be invisibly expanded back to 32 bit versions before they reached the arithmetic logic unit (ALU), meaning that no changes were needed in the core logic. This simple technique yielded a surprising 30% improvement in code density, making an otherwise identical program on Blue run faster than on Gold due to the decreased number of memory accesses. RISC II proved to be much more successful in silicon and in testing outperformed almost all minicomputers on almost all tasks. For instance, performance ranged from 85% of VAX speed to 256% on a variety of loads. RISC II was also benched against the famous Motorola 68000, then considered to be the best commercial chip implementation, and outperformed it by 140% to 420%.

Последующие действия

Работа над оригинальными проектами RISC завершилась с RISC II, но концепция получила дальнейшее развитие в Беркли. Базовое ядро было повторно использовано в SOAR в 1984 году – по сути, RISC, модифицированный для запуска Smalltalk (аналогично тому, как можно утверждать, что RISC запускал C), а затем в схожей VLSI BAM, которая использовала Prolog вместо Smalltalk. Еще одним проектом был SPUR – полный набор микросхем, необходимых для создания полноценной 32-битной рабочей станции. RISC менее известен, но более влиятелен как основа коммерческого дизайна процессора SPARC от Sun Microsystems. Именно SPARC впервые наглядно продемонстрировал возможности концепции RISC; при выпуске первых Sun 4s они превзошли все существующие на рынке решения. Это побудило практически всех поставщиков Unix спешно разрабатывать собственные RISC-проекты, что привело к созданию DEC Alpha и PA RISC, а Silicon Graphics (SGI) приобрела MIPS Computer Systems. К 1986 году большинство крупных производителей микросхем последовали этому примеру, работая над проектами, такими как Motorola 88000, Fairchild Clipper, AMD 29000 и PowerPC. 13 февраля 2015 года IEEE установила памятную доску в корпорации Oracle в Санта-Кларе. На ней написано:

Sun Microsystems представила масштабируемую архитектуру процессоров (SPARC) RISC в 1987 году. Основываясь на разработках UC Berkeley RISC и Sun в области компиляторов и операционных систем, архитектура SPARC оказалась высокоадаптируемой к развивающимся полупроводниковым, программным и системным технологиям, а также потребностям пользователей. Архитектура обеспечивала высочайшую производительность, масштабируемые рабочие станции и серверы для инженерных, бизнес-, интернет- и облачных вычислений. Методы, разработанные для и параллельно с идеей сокращенного набора инструкций, также были внедрены в последовательно более мощные реализации и расширения традиционной "сложной" архитектуры x86. Значительная часть транзисторов современного микропроцессора отводится под большие кэши, множество стадий конвейера, суперскалярную выдачу инструкций, предсказание переходов и другие современные методы, применимые независимо от архитектуры команд. Доля кремния, выделенная на декодирование инструкций в современной реализации x86, пропорционально невелика, поэтому грань между "сложными" и RISC-процессорными реализациями размылась.