RISC негізіндегі микропроцессорды жобалау бойынша зерттеу жобасы

Кіріспе

RISC-ке негізделген микропроцессорды жобалау бойынша ғылыми-зерттеу жобасы. Беркли RISC – Қорғаныс озық зерттеу жобалары агенттігінің (DARPA) VLSI жобасы аясында жүргізілген екі маңызды ғылыми-зерттеу жобасының бірі. RISC-ті Дэвид Паттерсон (RISC терминін енгізген) 1980 және 1984 жылдар аралығында Калифорния университетінде, Берклиде басқарды. Екінші жоба 1981 жылдан бастап 1984 жылға дейін Стэнфорд университетінде MIPS бағдарламасы аясында жүргізілді. Беркли жобасының сәттілігі соншалық, ол одан кейін жасалған барлық ұқсас жобалар үшін үлгі болды, тіпті MIPS та "RISC процессоры" деп аталды. Беркли RISC дизайны кейіннен Sun Microsystems компаниясы SPARC архитектурасы ретінде коммерцияландырылды және ARM архитектурасына әсер етті.

RISC тұжырымдамасы

RISC және MIPS екеуі де бағдарламалардың басым көпшілігі процессордың қол жетімді нұсқаулар жиынтығының шағын бөлігін ғана пайдаланатынын түсіну нәтижесінде жасалды. 1978 жылғы танымал мақаласында Эндрю С. Таненбаум күрделі 10,000 жолды жоғары деңгейдегі бағдарламаны 8 биттік белгіленген ұзындығы бар операциялық кодты қолдана отырып, қарапайым нұсқаулар жиынтығының архитектурасын пайдаланып көрсетуге болатынын көрсетті. Бұл IBM-нің өз кодтарын, мысалы IBM 360 жүйелерінде жұмыс істеуін зерттеулерінен алынған шамамен бірдей қорытындыға сәйкес келді, олардың зерттеулері барлық қол жетімді нұсқаулардың аз бөлігін ғана қолданды. Бұл екі зерттеу де нақты әлемдегі кодты орындайтын әлдеқайда қарапайым процессор жасауға болатынын көрсетті. Сол кезде толық зерттелмеген тағы бір мәселе – Таненбаумның тұрақтылардың 81%-ы 0, 1 немесе 2-ге тең екенін атап өткені. RISC I үлғерімділікті арттыру үшін екі сатылы нұсқау құбырына ие болды, бірақ қазіргі заманғы жобалардағыдай күрделі нұсқауларды қайта реттеу мүмкіндігі болмады. Бұл шартты тармақтарды қиындыққа толы етті, себебі компилятор шартты тармақтан кейінгі нұсқауды (сонымен аталатын тармақ кідіру орны) шартты нәтижеге тәуелді емес деп таңдалған нәрсемен толтыруы керек еді. Кейде осы жағдайдағы жалғыз қолайлы нұсқау NOP болып табылады. Кейінгі RISC стиліндегі көптеген жобалар әлі де тармақ кідіруін ескеруді қажет етеді. Бір айлық тексеру мен түзетуден кейін, 1981 жылдың 22 маусымында жоба инновациялық MOSIS қызметіне 2 мкм (2000 нм) технологиясын қолдана отырып өндіріске жіберілді. Әртүрлі кешігулер оларды төрт рет маскаларын тастауға мәжбүр етті, ал жұмыс істейтін үлгілері бар пластиналар 1982 жылдың мамырына дейін Берклиге қайта келмеді. Бірінші жұмыс істейтін RISC I "компьютері" (іс жүзінде, тексеру тақтасы) 11 маусымда іске қосылды. Тестілеу кезінде чиптер күткеннен нашар өнімділік көрсетті. Жалпы, нұсқауды орындауға 2 мкс уақыт кетті, ал бастапқы жоба шамамен 0,4 мкс (бес есе жылдам) уақытты қарастырған. Бұл мәселенің нақты себептері толыққанды түсіндірілген жоқ. Алайда, тестілеу барысында кейбір нұсқаулар күткендей жылдамдықпен орындалғаны анық болды, бұл мәселенің физикалық, емес логикалық екенін көрсетеді. Егер жоба толық жылдамдықпен жұмыс істесе, өнімділік өте жақсы болар еді. Әртүрлі шағын бағдарламаларды қолдана отырып, 4 МГц RISC I-ді 5 МГц 32 биттік VAX 11/780 және 5 МГц 16 биттік Zilog Z8000-мен салыстырған симуляциялар оны анық көрсетті. Бағдарлама көлемі VAX-тен шамамен 30%-ға үлкен болды, бірақ Z8000-ге өте жақын болды, бұл CISC жобаларының жоғары код тығыздығы шын мәнінде соншалықты әсерлі емес деген пікірді растады. Жалпы өнімділік тұрғысынан, RISC I VAX-тен екі есе жылдам және Z8000-ден төрт есе жылдам болды. Бағдарламалар жадқа шамамен бірдей мөлшерде кірді, себебі үлкен регистрлік файл қажетті операндтың чипте болу ықтималдығын күрт арттырды. Бұл нәтижелерді контекстке қою маңызды. RISC дизайны VAX-тен баяу болғанына қарамастан, бұл дизайнның маңыздылығына ешқандай әсер етпеді. RISC бұрынғы фабриканы пайдаланып, нағыз 32 биттік процессорды нағыз чипте жасауға мүмкіндік берді. Дәстүрлі жобалар мұны жасай алмады, себебі чип бетінің көп бөлігі декодерлік логикаға арналған, ал Motorola 68020 сияқты нағыз 32 биттік дизайн практикалық болу үшін жаңа фабрикаларды қажет етті. Сол фабрикаларды пайдаланып, RISC I бәсекелестерден әлдеқайда жақсы өнімділік көрсетуі мүмкін еді. 2015 жылдың 12 ақпанында IEEE RISC I-дің үлесін еске алу үшін UC Берклиде тақта орнатты. Тақтада былай деп жазылған: UC Беркли студенттері 1981 жылы бірінші VLSI қысқартылған нұсқаулық компьютерін жобалап, жасады. RISC I-дің қарапайым нұсқаулары нұсқауларды кодтау және басқару үшін қажетті аппараттық құралдарды азайтты, бұл 32 биттік адрес кеңістігін, үлкен регистрлер жиынтығын және құбыржолды орындауды қамтамасыз етті. C бағдарламаларымен және Unix операциялық жүйесімен жақсы үйлесетін RISC I бүгінде кеңінен қолданылатын нұсқаулар жиынтығына әсер етті, соның ішінде ойын консольдары, смартфондар және планшеттер үшін жасалған нұсқаулар жиынтығына.

Both RISC and MIPS were developed from the realization that the vast majority of programs used only a small minority of a processor's available instruction set. In a famous 1978 paper, Andrew S. Tanenbaum demonstrated that a complex 10,000 line high level program could be represented using a simplified instruction set architecture using an 8 bit fixed length opcode. This was roughly the same conclusion reached at IBM, whose studies of their own code running on mainframes like the IBM 360 used only a small subset of all the instructions available. Both of these studies suggested that one could produce a much simpler CPU that would still run most real world code. Another finding, not fully explored at the time, was Tanenbaum's note that 81% of the constants were either 0, 1, or 2. RISC I also featured a two stage instruction pipeline for additional speed, but without the complex instruction re ordering of more modern designs. This makes conditional branches a problem, because the compiler has to fill the instruction following a conditional branch (the so called branch delay slot), with something selected to be "safe" (i. e., not dependent on the outcome of the conditional). Sometimes the only suitable instruction in this case is NOP. A notable number of later RISC style designs still require the consideration of branch delay. After a month of validation and debugging, the design was sent to the innovative MOSIS service for production on June 22, 1981, using a 2 μm (2,000 nm) process. A variety of delays forced them to abandon their masks four separate times, and wafers with working examples did not arrive back at Berkeley until May 1982. The first working RISC I "computer" (actually a checkout board) ran on June 11. In testing, the chips proved to have lesser performance than expected. In general, an instruction would take 2 μs to complete, while the original design allotted for about .4 μs (five times as fast). The precise reasons for this problem were never fully explained. However, throughout testing it was clear that certain instructions did run at the expected speed, suggesting the problem was physical, not logical. Had the design worked at full speed, performance would have been excellent. Simulations using a variety of small programs compared the 4 MHz RISC I to the 5 MHz 32 bit VAX 11/780 and the 5 MHz 16 bit Zilog Z8000 showed this clearly. Program size was about 30% larger than the VAX but very close to that of the Z8000, validating the argument that the higher code density of CISC designs was not actually all that impressive in reality. In terms of overall performance, the RISC I was twice as fast as the VAX, and about four times that of the Z8000. The programs ended up performing about the same overall number of memory accesses because the large register file dramatically improved the odds the needed operand was already on chip. It is important to put this performance in context. Even though the RISC design had run slower than the VAX, it made no difference to the importance of the design. RISC allowed for the production of a true 32 bit processor on a real chip die using what was already an older fab. Traditional designs simply could not do this; with so much of the chip surface dedicated to decoder logic, a true 32 bit design like the Motorola 68020 required newer fabs before becoming practical. Using the same fabs, RISC I could have largely outperformed the competition. On February 12, 2015, IEEE installed a plaque at UC Berkeley to commemorate the contribution of RISC I. The plaque reads:
UC Berkeley students designed and built the first VLSI reduced instruction set computer in 1981. The simplified instructions of RISC I reduced the hardware for instruction decode and control, which enabled a flat 32 bit address space, a large set of registers, and pipelined execution. A good match to C programs and the Unix operating system, RISC I influenced instruction sets widely used today, including those for game consoles, smartphones and tablets.

RISC II

RISC I жобасының іске асырылуы кешіктірілді, ал Берклидегі жұмыстар жаңа Blue жобасына көшті. Blue жобасы Gold жобасымен салыстырғанда баяу дамыды, себебі Gold өндіріске жіберілгеннен кейін шұғыл қажеттілік болмады, сондай-ақ сыныптар мен студенттердің алмасуы да осыған әсер етті. Бұл қарқын сонымен қатар дизайнды едәуір жақсартатын бірнеше жаңа мүмкіндіктерді қосуға мүмкіндік берді. Басты айырмашылық – бір битке бір жолды (үштен екіге дейін) жоятын, тіркелімдер жиынының көлемін күрт қысқартатын қарапайым кэш схемасы. Бұл өзгеріс шинаның уақытын күрделендіруді талап етті, бірақ бұл шағын құн болды және қажеттіліктерді қанағаттандыру үшін дизайнның басқа да бірнеше бөліктері жылдамдатылды. Жаңа дизайн арқасында үлкен үнемдеуге қол жеткізілді. Gold түсте 6 терезеде 78 тіркелім болса, Blue түсте 138 тіркелім болды, олар әрқайсысы 16 тіркелімнен тұратын 8 терезеге бөлінді, сондай-ақ тағы 10 жаһандық тіркелім болды. Тіркелімдер жиынының кеңеюі белгілі бір процедураның барлық жергілікті сақтауын тіркелімдерге орналастыру мүмкіндігін арттырады, сонымен қатар шағылыстыру тереңдігі де артты. Дегенмен, үлкен тіркелімдер жиынына аз транзисторлар қажет болды, ал RISC II ретінде жасалған соңғы Blue дизайны бар болғаны 40,760 транзистормен RISC нұсқаулар жиынтығын жүзеге асырды. Басқа маңызды өзгеріс – 16 биттік нұсқауларды 32 биттік форматқа «көшіретін» нұсқаулар форматын кеңейтуші. Бұл кішкентай нұсқауларды, әдетте бір немесе ешқандай операторы жоқ нәрселерді, мысалы, NOP сияқты, жадыда кішкентай 16 биттік форматта сақтауға және екі мұндай нұсқауды бір машина сөзіне жинауға мүмкіндік берді. Нұсқаулар арифметикалық-логикалық құрылғыға (ALU) жеткенге дейін көрінбейтін түрде 32 биттік нұсқаларға кеңейтілді, яғни негізгі логикаға ешқандай өзгеріс енгізудің қажеті болмады. Бұл қарапайым техника кодтың тығыздығын таңқаларлық 30%-ға арттырды, нәтижесінде Blue-дағы бірдей бағдарлама жадқа кіру санының азаюына байланысты Gold-қа қарағанда жылдам орындалды. RISC II кремнийде үлкен табысқа ие болды және сынақтарда барлық тапсырмалар бойынша дерлік барлық мини-компьютерлерден жақсы нәтижелер көрсетті. Мысалы, өнімділік VAX жылдамдығының 85%-дан 256%-ға дейін әртүрлі жүктемелерде болды. RISC II сонымен қатар әйгілі Motorola 68000 микросхемасына қарсы сынақтан өтті, ол сол кезде ең жақсы коммерциялық микросхема деп есептелді, және оны 140%-дан 420%-ға дейін басып озды.

While the RISC I design ran into delays, work at Berkeley had already turned to the new Blue design. Work on Blue progressed slower than Gold, due both to the lack of a pressing need now that Gold was going to fab, and to changeovers in the classes and students staffing the effort. This pace also allowed them to add in several new features that would end up improving the design considerably. The key difference was simpler cache circuitry that eliminated one line per bit (from three to two), dramatically shrinking the register file size. The change also required much tighter bus timing, but this was a small price to pay and in order to meet the needs several other parts of the design were sped up as well. The savings due to the new design were tremendous. Whereas Gold contained a total of 78 registers in 6 windows, Blue contained 138 registers broken into 8 windows of 16 registers each, with another 10 globals. This expansion of the register file increases the chance that a given procedure can fit all of its local storage in registers, and increase the nesting depth. Nevertheless, the larger register file required fewer transistors, and the final Blue design, fabbed as RISC II, implemented all of the RISC instruction set with only 40,760 transistors. The other major change was to include an instruction format expander, which invisibly "up converted" 16 bit instructions into a 32 bit format. This allowed smaller instructions, typically things with one or no operands, like NOP, to be stored in memory in a smaller 16 bit format, and for two such instructions to be packed into a single machine word. The instructions would be invisibly expanded back to 32 bit versions before they reached the arithmetic logic unit (ALU), meaning that no changes were needed in the core logic. This simple technique yielded a surprising 30% improvement in code density, making an otherwise identical program on Blue run faster than on Gold due to the decreased number of memory accesses. RISC II proved to be much more successful in silicon and in testing outperformed almost all minicomputers on almost all tasks. For instance, performance ranged from 85% of VAX speed to 256% on a variety of loads. RISC II was also benched against the famous Motorola 68000, then considered to be the best commercial chip implementation, and outperformed it by 140% to 420%.

Келесілер

Бастапқы RISC жобалары бойынша жұмыс RISC II-мен аяқталды, бірақ бұл тұжырым Берклиде сақталды. Негізгі ядро 1984 жылы SOAR жүйесінде қайта пайдаланылды, іс жүзінде Smalltalk-ты орындауға бейімделген RISC (RISC-тің C-ді орындауы мүмкін екенін айтуға болатындай), ал кейінірек Smalltalk орнына Prolog-ты орындаған ұқсас VLSI BAM жүйесінде де қолданылды. Тағы бір күш-жігер SPUR болды, ол толық 32 биттік жұмыс станциясын құру үшін қажетті чиптер жиынтығы еді. RISC аса танымал болмаса да, Sun Microsystems компаниясының SPARC процессор дизайнының негізі ретінде маңыздырақ болды. RISC тұжырымдамасының күшін алғаш рет SPARC көрсетті; олар бірінші Sun 4s машиналарымен бірге нарықтағы барлық өнімдерден жоғары өнімділік көрсетті. Бұл Unix жүйелерін жасаушылардың барлығын өздерінің RISC дизайнын жасауға асықтырды, нәтижесінде DEC Alpha және PA RISC сияқты дизайн пайда болды, ал Silicon Graphics (SGI) MIPS Computer Systems компаниясын сатып алды. 1986 жылға қарай көптеген ірі чип өндірушілер Motorola 88000, Fairchild Clipper, AMD 29000 және PowerPC сияқты жобалармен айналысты. 2015 жылдың 13 ақпанында IEEE Санта-Кларадағы Oracle Corporation ғимаратына тақта орнатты. Онда былай деп жазылған:

Sun Microsystems компаниясы 1987 жылы Scalable Processor Architecture (SPARC) RISC процессорын таныстырды. UC Berkeley RISC және Sun компиляторлары мен операциялық жүйелерінің жетістіктеріне сүйене отырып, SPARC архитектурасы жартылай өткізгіштер, бағдарламалық қамтамасы, жүйелік технология және пайдаланушылардың қажеттіліктеріне оңай бейімделе алатын. Архитектура инженерлік, бизнес, интернет және бұлтты есептеу салаларында жоғары өнімділік пен кеңейтілген жұмыс станциялары мен серверлерді қамтамасыз етті. Азайтылған нұсқаулар жиынтығы идеясы үшін жасалған және онымен бірге дамытылған техникалар дәстүрлі "күрделі" x86 архитектурасының жаңа және кеңейтілген нұсқаларында да қолданылды. Қазіргі микропроцессорлардың транзисторларының көп бөлігі үлкен кэштерге, көп сатылы конвейерлерге, суперскалярлық нұсқауларды жіберуге, тармақтарды болжауға және нұсқаулар архитектурасына қарамастан қолданылатын басқа да заманауи әдістерге арналған. Қазіргі x86 жүйелерінде нұсқауларды декодтауға жұмсалатын кремнийдің үлесі салыстырмалы түрде аз болғандықтан, "күрделі" және RISC процессорларын жүзеге асыру арасындағы шекара бұлыңқы болды.