Асинхронные цифровые схемы: принципы и перспективы

Введение

Цифровая схема без тактовых циклов
дополнительная информация

Асинхронная схема (бестактовая или самосинхронизирующаяся схема) – это последовательная цифровая логическая схема, которая не использует глобальную тактовую схему или генератор сигналов для синхронизации своих компонентов. Вместо этого, компоненты управляются схемой подтверждения готовности (handshaking), которая указывает на завершение выполнения набора инструкций. Подтверждение готовности работает посредством простых протоколов передачи данных. Многие синхронные схемы были разработаны в начале 1950-х годов как часть более крупных асинхронных систем (например, ORDVAC). Асинхронные схемы и теория, лежащая в их основе, являются частью нескольких этапов в проектировании интегральных схем – области цифровой электроники. Асинхронные схемы противопоставляются синхронным схемам, в которых изменения значений сигналов в цепи запускаются повторяющимися импульсами, называемыми тактовым сигналом. Большинство цифровых устройств сегодня используют синхронные схемы. Однако асинхронные схемы обладают потенциалом быть значительно быстрее, иметь более низкое энергопотребление, уровень электромагнитных помех и лучшую модульность в больших системах. Асинхронные схемы являются активной областью исследований в области цифрового логического проектирования. До 1990-х годов практическая реализуемость асинхронных схем не была продемонстрирована на примере реальных коммерческих продуктов.

Обзор

Все цифровые логические схемы можно разделить на комбинационную логику, в которой выходные сигналы зависят только от текущих входных сигналов, и последовательную логику, в которой выход зависит как от текущих входных сигналов, так и от предыдущих. Иными словами, последовательная логика представляет собой комбинационную логику с памятью. Практически все реальные цифровые устройства требуют использования последовательной логики. Последовательную логику можно разделить на два типа: синхронную и асинхронную.

Синхронные схемы

В синхронных логических схемах электронный генератор генерирует повторяющуюся серию равноотстоящих импульсов, называемых тактовым сигналом. Тактовый сигнал подается ко всем компонентам интегральной схемы (ИС). Триггеры изменяют свое состояние только при срабатывании от фронта или спада тактового импульса, поэтому изменения логических сигналов во всей схеме начинаются одновременно и через регулярные интервалы времени. Выход всех элементов памяти в схеме называется состоянием схемы. Состояние синхронной схемы изменяется только по тактовому импульсу. Изменения сигналов требуют определенного времени для распространения через комбинационные логические элементы схемы. Это время называется временем задержки распространения. По состоянию на 2021 год, обеспечение правильной синхронизации современных синхронных ИС требует значительных инженерных усилий и использования сложных средств автоматизированного проектирования. Разработчикам необходимо обеспечивать корректную доставку тактового сигнала. С постоянно растущим размером и сложностью ИС (например, ASIC) это является сложной задачей. Эта теория была представлена позднее в известной книге "Теория переключений" Реймонда Миллера. Термин "асинхронная логика" используется для описания различных стилей проектирования, основанных на различных предположениях о свойствах схемы. Они варьируются от модели суммарной задержки – использующей "традиционные" элементы обработки данных, завершение работы которых определяется локально генерируемой моделью задержки – до схем, нечувствительных к задержкам, где могут быть учтены произвольные задержки в элементах схемы. Последний стиль, как правило, приводит к созданию схем большего размера, чем реализации с суммарной задержкой, но нечувствительных к изменениям компоновки и параметрическим вариациям и, следовательно, "правильных по построению".

Асинхронная логика

Асинхронная логика — это логика, необходимая для проектирования асинхронных цифровых систем. Эти системы функционируют без тактового сигнала, поэтому нельзя полагаться на то, что отдельные логические элементы будут иметь дискретное состояние «истина/ложь» в любой момент времени. Булева (двухзначная) логика для этого недостаточна, поэтому требуются расширения. С 1984 года Вадим О. Васюкевич разработал подход, основанный на новых логических операциях, которые он назвал венджюнкцией (с асинхронным оператором «x∠y», обозначающим «включение x на фоне y» или «если x, когда y, то») и секвенцией (с приоритетами «xi≻xj» и «xi≺xj»). Этот подход учитывает не только текущее значение элемента, но и его историю, разработанный совместно с Там Ан Чу. С тех пор STG (структуры временных графов) широко изучались в теории и на практике, что привело к разработке популярных программных инструментов для анализа и синтеза асинхронных управляющих схем, таких как Petrify и Workcraft. После сетей Петри были разработаны другие модели конкурентности, которые могут моделировать асинхронные схемы, включая модель Actor и исчисление процессов.

Преимущества

Асинхронные схемы продемонстрировали широкий спектр преимуществ. Как квазинечувствительные к задержкам (QDI) схемы (общепризнанно являющиеся наиболее "чистой" формой асинхронной логики, сохраняющей вычислительную универсальность), так и менее "чистые" формы асинхронных схем, использующие временные ограничения для повышения производительности и снижения площади и энергопотребления, обладают рядом достоинств. Надёжная и экономичная обработка метастабильности арбитров. Производительность в среднем случае: среднее время (задержка) работы не ограничивается временем завершения компонента (логического элемента, проводника, блока и т.д.) в наихудшем случае, как это происходит в синхронных схемах. Это обеспечивает лучшую задержку и пропускную способность. Примеры включают спекулятивное завершение, которое было применено для создания параллельных сумматоров с префиксом, превосходящих синхронные аналоги, и высокопроизводительный сумматор чисел с плавающей точкой двойной точности, превосходящий ведущие синхронные разработки. Раннее завершение: выходной сигнал может быть сформирован заранее, когда результат обработки входных данных предсказуем или не имеет значения. Внутренняя эластичность: переменное количество элементов данных может поступать на входы конвейера в любой момент времени (конвейер – это каскад связанных функциональных блоков). Это способствует высокой производительности при плавной обработке переменных скоростей ввода и вывода за счёт задержек в несинхронизированных ступенях конвейера (функциональных блоков) (однако возможны перегрузки, и следует также учитывать задержку входных и выходных вентилей). Отсутствует необходимость в синхронизации временных параметров между функциональными блоками. Хотя, учитывая различные модели задержек (прогнозы времени задержки логических элементов/проводников), это зависит от конкретного подхода к реализации асинхронной схемы. Освобождение от постоянно растущих трудностей распространения высоковеерного, чувствительного ко времени тактового сигнала. Скорость работы схемы адаптируется к изменяющимся условиям температуры и напряжения, а не фиксируется скоростью, определяемой наихудшими предположениями. Низкое энергопотребление по требованию; нулевое энергопотребление в режиме ожидания. В 2005 году Epson сообщила о снижении энергопотребления на 70% по сравнению с синхронной схемой. Также можно исключить драйверы тактового сигнала, что может значительно снизить энергопотребление. Однако при использовании определенных кодировок асинхронные схемы могут требовать большей площади, что приводит к аналогичным потерям мощности, если базовый технологический процесс имеет плохие характеристики утечки (например, глубокие субмикрометровые процессы, использовавшиеся до внедрения диэлектриков с высокой диэлектрической проницаемостью). Отсутствует необходимость в синхронизации мощности между локальными асинхронными функциональными доменами схемы. Синхронные схемы, как правило, потребляют большой ток непосредственно на фронте тактового сигнала и вскоре после него. Количество переключающихся узлов (и, следовательно, потребляемый ток) быстро падает после фронта тактового сигнала, достигая нуля непосредственно перед следующим фронтом. В асинхронной схеме времена переключения узлов не коррелируют таким образом, поэтому потребление тока имеет тенденцию быть более равномерным и менее импульсным. Устойчивость к изменчивости параметров транзисторов в процессе производства (что является одной из самых серьезных проблем, стоящих перед полупроводниковой промышленностью по мере уменьшения размеров кристаллов), колебаниям напряжения питания, температуры и параметрам технологического процесса. Меньшие электромагнитные помехи (EMI). Синхронные схемы создают значительные EMI в частотном диапазоне, соответствующем (или близком к) их тактовой частоте и её гармоникам; асинхронные схемы генерируют спектры EMI, которые гораздо более равномерно распределены по всему спектру. Модульность проектирования (возможность повторного использования), повышенная помехоустойчивость и электромагнитная совместимость. Асинхронные схемы более устойчивы к изменениям технологического процесса и внешним колебаниям напряжения.

A variety of advantages have been demonstrated by asynchronous circuits. Both quasi delay insensitive (QDI) circuits (generally agreed to be the most "pure" form of asynchronous logic that retains computational universality) and less pure forms of asynchronous circuitry which use timing constraints for higher performance and lower area and power present several advantages. Robust and cheap handling of metastability of arbiters. Average case performance: an average case time (delay) of operation is not limited to the worst case completion time of component (gate, wire, block etc.) as it is in synchronous circuits. This results in better latency and throughput performance. Examples include speculative completion which has been applied to design parallel prefix adders faster than synchronous ones, and a high performance double precision floating point adder which outperforms leading synchronous designs. Early completion: the output may be generated ahead of time, when result of input processing is predictable or irrelevant. Inherent elasticity: variable number of data items may appear in pipeline inputs at any time (pipeline means a cascade of linked functional blocks). This contributes to high performance while gracefully handling variable input and output rates due to unclocked pipeline stages (functional blocks) delays (congestions may still be possible however and input output gates delay should be also taken into account). No need for timing matching between functional blocks either. Though given different delay models (predictions of gate/wire delay times) this depends on actual approach of asynchronous circuit implementation. Freedom from the ever worsening difficulties of distributing a high fan out, timing sensitive clock signal. Circuit speed adapts to changing temperature and voltage conditions rather than being locked at the speed mandated by worst case assumptions. Lower, on demand power consumption; zero standby power consumption. In 2005 Epson has reported 70% lower power consumption compared to synchronous design. Also, clock drivers can be removed which can significantly reduce power consumption. However, when using certain encodings, asynchronous circuits may require more area, adding similar power overhead if the underlying process has poor leakage properties (for example, deep submicrometer processes used prior to the introduction of high κ dielectrics). No need for power matching between local asynchronous functional domains of circuitry. Synchronous circuits tend to draw a large amount of current right at the clock edge and shortly thereafter. The number of nodes switching (and hence, the amount of current drawn) drops off rapidly after the clock edge, reaching zero just before the next clock edge. In an asynchronous circuit, the switching times of the nodes does not correlated in this manner, so the current draw tends to be more uniform and less bursty. Robustness toward transistor to transistor variability in the manufacturing transfer process (which is one of the most serious problems facing the semiconductor industry as dies shrink), variations of voltage supply, temperature, and fabrication process parameters. Less severe electromagnetic interference (EMI). Synchronous circuits create a great deal of EMI in the frequency band at (or very near) their clock frequency and its harmonics; asynchronous circuits generate EMI patterns which are much more evenly spread across the spectrum. Design modularity (reuse), improved noise immunity and electromagnetic compatibility. Asynchronous circuits are more tolerant to process variations and external voltage fluctuations.

Недостатки

Дополнительные затраты площади, вызванные дополнительной логикой, реализующей обмен данными. В некоторых случаях асинхронная схема может потребовать до двухкратного увеличения ресурсов (площади, быстродействия, энергопотребления) по сравнению с синхронной схемой из-за добавления схемы обнаружения завершения и схем для тестирования. По сравнению с синхронным проектированием, по состоянию на 1990-е и начало 2000-х годов, небольшое количество специалистов обучены или имеют опыт в проектировании асинхронных схем. Однако, эта точка зрения оспаривается Фантом, который утверждает, что кажущаяся простота синхронной логики является следствием математических моделей, используемых в распространенных подходах к проектированию. Отсутствие специализированных коммерческих EDA-инструментов, ориентированных на асинхронное проектирование. Создание процессора без тактового сигнала (проектирование асинхронной схемы) включает в себя модификацию инструментов проектирования для работы с бестактной логикой и проведение дополнительных тестов для обеспечения отсутствия метастабильности в конструкции. Например, группа, разработавшая AMULET, создала инструмент под названием LARD для работы со сложной конструкцией AMULET3.

IBM

В 2014 году компания IBM представила чип, разработанный в рамках проекта SyNAPSE, который работает асинхронно и содержит одно из самых больших количеств транзисторов среди когда-либо созданных чипов. В тестах по распознаванию образов чип IBM потребляет на несколько порядков меньше энергии, чем традиционные вычислительные системы.