26-битное адресное пространство в компьютерных архитектурах IBM и ARM

Введение

В компьютерной архитектуре, 26-битные целые числа, адреса памяти или другие единицы данных – это те, которые занимают 26 бит в ширину и, следовательно, могут представлять беззнаковые значения до 67 108 863. Два примера компьютерных процессоров, использовавших 26-битное адресное пространство памяти, – это некоторые модели мейнфреймов IBM System/370 второго поколения, представленные в 1981 году (и несколько последующих моделей), которые имели 26-битные физические адреса, но сохранили 24-битные виртуальные адреса, как и более ранние модели, а также процессоры ARM первых поколений.

IBM System/370 (англ.) (англ.) (англ.)

По мере роста потребностей в обработке данных, IBM и её клиенты столкнулись с проблемами, связанными с увеличением объёмов памяти. В качестве временного "аварийного" решения, две модели IBM System/370 второго поколения – 3033 и 3081 – внедрили 26-битное адресное пространство реальной памяти, увеличив объём физической памяти System/370, который можно было подключить, в 4 раза по сравнению с предыдущим 24-битным ограничением в 16 МБ. IBM называла 26-битное адресование "расширенным реальным адресованием", и некоторые последующие модели также поддерживали его. Однако всего через два года IBM представила 31-битное адресное пространство памяти, расширив как физические, так и виртуальные адреса до 31 бита в моделях System/370 XA, и даже популярная модель 3081 могла быть модернизирована до стандарта XA. Учитывая недолгую историю 26-битного режима как передового метода адресации памяти в модельном ряду IBM, и учитывая, что виртуальные адреса по-прежнему были ограничены 24 битами, программное использование 26-битного режима было ограничено. Небольшое количество клиентов, использовавших 26-битный режим, в конечном итоге адаптировали свои приложения для поддержки 31-битного адресного пространства, а IBM прекратила поддержку 26-битного режима после нескольких лет выпуска моделей, поддерживающих 24-битный, 26-битный и 31-битный режимы. 26-битный режим – единственный режим адресации, который IBM исключила из линейки мейнфреймов, произошедших от System/360. Все остальные режимы адресации, включая современный 64-битный режим, поддерживаются в текущих моделях мейнфреймов.

Ранние процессоры ARM

В архитектуре процессоров ARM, термин "26 бит" относится к конструкции, использовавшейся в первых процессорах ARM, где счётчик команд (PC) и регистр состояния процессора (PSR) были объединены в один 32-битный регистр (R15), при этом флаги состояния занимали старшие 6 бит, а счётчик команд – младшие 26 бит. Поскольку счётчик команд всегда выровнен по границе слова, два младших бита всегда были равны нулю, что позволило разработчикам использовать их для хранения битов режима процессора. Доступными режимами были USR26, SVC26, IRQ26 и FIQ26; это отличалось от 32 возможных режимов, доступных в более поздних архитектурах ARM, где статус программы был отделён от счётчика команд. Такая конструкция обеспечивала более эффективное выполнение программ, поскольку счётчик команд и флаги состояния можно было сохранить и восстановить одной операцией. Это приводило к более быстрым вызовам подпрограмм и обработке прерываний по сравнению с традиционными конструкциями, которым требовалось две операции загрузки или сохранения регистров при вызове или возврате из подпрограммы. Несмотря на 32-битный АЛУ и длину слова, процессоры, основанные на архитектурах ARM версии 1 и 2, имели только 26-битный счётчик команд и адресную шину и, следовательно, были ограничены 64 МБ адресуемой памяти. Это был значительный объём памяти для того времени, но из-за этого ограничения последующие архитектуры включали различные изменения, отходящие от первоначальной 26-битной конструкции. В архитектуре ARM версии 3 был представлен 32-битный счётчик команд и отдельный PSR, а также 32-битная адресная шина, позволяющая адресовать 4 ГБ памяти. Изменение компоновки счётчика команд/PSR привело к несовместимости с кодом, написанным для предыдущих архитектур, поэтому процессор также включал 26-битный режим совместимости, который использовал старую комбинацию счётчика команд/PSR. В этом режиме процессор всё ещё мог адресовать 4 ГБ, но не мог выполнять код по адресу выше 0x3FFFFFC (64 МБ). Этот режим использовался RISC OS, работающей на Acorn Risc PC, для использования новых процессоров с сохранением совместимости с существующим программным обеспечением. Архитектура ARM версии 4 сделала поддержку 26-битных режимов адресации необязательной, а начиная с архитектуры ARM версии 5 они были полностью удалены.

In the ARM processor architecture, 26 bit refers to the design used in the original ARM processors where the Program Counter (PC) and Processor Status Register (PSR) were combined into one 32 bit register (R15), the status flags filling the high 6 bits and the Program Counter taking up the lower 26 bits. In fact, because the program counter is always word aligned the lowest two bits are always zero which allowed the designers to reuse these two bits to hold the processor's mode bits too. The four modes allowed were USR26, SVC26, IRQ26, FIQ26; contrast this with the 32 possible modes available when the program status was separated from the program counter in more recent ARM architectures. This design enabled more efficient program execution, as the Program Counter and status flags could be saved and restored with a single operation. This resulted in faster subroutine calls and interrupt response than traditional designs, which would have to do two register loads or saves when calling or returning from a subroutine. Despite having a 32 bit ALU and word length, processors based on ARM architecture version 1 and 2 had only a 26 bit PC and address bus, and were consequently limited to 64 MiB of addressable memory. This was still a vast amount of memory at the time, but because of this limitation, architectures since have included various steps away from the original 26 bit design. The ARM architecture version 3 introduced a 32 bit PC and separate PSR, as well as a 32 bit address bus, allowing 4 GiB of memory to be addressed. The change in the PC/PSR layout caused incompatibility with code written for previous architectures, so the processor also included a 26 bit compatibility mode which used the old PC/PSR combination. The processor could still address 4 GB in this mode, but could not execute anything above address 0x3FFFFFC (64 MB). This mode was used by RISC OS running on the Acorn Risc PC to utilise the new processors while retaining compatibility with existing software. ARM architecture version 4 made the support of the 26 bit addressing modes optional, and ARM architecture version 5 onwards has removed them entirely.