Введение
Тайминг электронных схем
В электронике, и особенно в синхронных цифровых схемах, тактовый сигнал (исторически также известный как логический импульс) может использоваться для хранения информации о состоянии, если входы триггеров на одной фазе зависят только от выходов триггеров на другой фазе. Поскольку триггер с управлением по уровню использует всего четыре логических элемента против шести в триггере с фронтом/спадом, двухфазный тактовый сигнал может привести к созданию схемы с меньшим общим количеством элементов, но обычно с некоторой потерей в сложности проектирования и производительности. В 1970-х годах интегральные схемы на основе металл-оксид-полупроводников (MOS) обычно использовали двойные тактовые сигналы (двухфазный тактовый сигнал). Они генерировались внешне как для микропроцессоров Motorola 6800, так и для Intel 8080. Следующее поколение микропроцессоров интегрировало генерацию тактового сигнала непосредственно в чип. 8080 использует тактовую частоту 2 МГц, но пропускная способность обработки аналогична 1 МГц у 6800. Для выполнения инструкции процессора 8080 требуется больше тактовых циклов. 6800 имеет минимальную тактовую частоту 100 кГц, а 8080 – минимальную тактовую частоту 500 кГц. К 1976 году были выпущены более быстрые версии обоих микропроцессоров. 6501 требует внешнего двухфазного генератора тактовых импульсов. MOS Technology 6502 использует ту же двухфазную логику внутри, но также включает в себя двухфазный генератор тактовых импульсов на чипе, поэтому ему требуется только однофазный вход тактового сигнала, что упрощает конструкцию системы.
Часы с четырьмя фазами
Некоторые ранние интегральные схемы использовали четырехфазную логику, требующую четырехфазного тактового сигнала, состоящего из четырех раздельных, непересекающихся сигналов синхронизации. Это было особенно распространено в ранних микропроцессорах, таких как National Semiconductor IMP 16, Texas Instruments TMS9900 и чипсет Western Digital MCP 1600, использовавшийся в DEC LSI 11. Четырехфазные тактовые сигналы лишь изредка применялись в более новых CMOS-процессорах, таких как микропроцессор DEC WRL MultiTitan, и в технологии Intrinsity Fast14. Большинство современных микропроцессоров и микроконтроллеров используют однофазный тактовый сигнал.
Часовой мультипликатор
Многие современные микрокомпьютеры используют "частотный мультипликатор", который умножает внешнюю тактовую частоту более низкого значения на необходимую тактовую частоту микропроцессора. Это позволяет центральному процессору работать на значительно более высокой частоте, чем остальная часть компьютера, что обеспечивает прирост производительности в ситуациях, когда процессору не требуется ждать внешних факторов, таких как память или ввод/вывод.
Динамическая изменение частоты
Подавляющее большинство цифровых устройств не требуют тактового генератора с фиксированной, постоянной частотой. Пока соблюдаются минимальный и максимальный периоды тактирования, время между фронтами тактового сигнала может значительно варьироваться от одного фронта к другому и обратно. Такие цифровые устройства нормально функционируют и с генератором тактовых импульсов, который динамически изменяет свою частоту, например, с использованием генерации тактовых импульсов с расширенным спектром, динамического масштабирования частоты и т.п. Устройства, использующие статическую логику, вообще не имеют максимального периода тактирования (или, другими словами, минимальной тактовой частоты); такие устройства можно замедлять и останавливать на неопределенный срок, а затем возобновлять работу на полной тактовой скорости в любое время.
Другие схемы
Некоторые чувствительные схемы смешанного сигнала, такие как высокоточные аналого-цифровые преобразователи, используют синусоидальные волны вместо прямоугольных в качестве тактовых сигналов, поскольку прямоугольные волны содержат высокочастотные гармоники, которые могут создавать помехи в аналоговой схеме и вызывать шум. Такие тактовые сигналы на основе синусоидальных волн часто являются дифференциальными, поскольку этот тип сигнала имеет вдвое большую скорость нарастания и, следовательно, вдвое меньшую временную неопределенность, чем однотактный сигнал с тем же диапазоном напряжений. Дифференциальные сигналы излучают меньше энергии, чем одиночная линия. В качестве альтернативы можно использовать одиночную линию, экранированную линиями питания и заземления. В CMOS-схемах емкости затворов постоянно заряжаются и разряжаются. Конденсатор не рассеивает энергию, но энергия теряется в управляющих транзисторах. В обратимых вычислениях индуктивности можно использовать для хранения этой энергии и снижения потерь энергии, однако они, как правило, достаточно велики. В качестве альтернативы, используя тактовый сигнал на основе синусоидальной волны, передаточные вентили CMOS и энергосберегающие методы, можно снизить требования к мощности.
Распространение
Самый эффективный способ доставки сигнала тактирования в любую часть кристалла, нуждающуюся в нем, с минимальным перекосом – это металлическая сетка. В крупном микропроцессоре мощность, потребляемая для управления сигналом тактирования, может превышать 30% от общей мощности, потребляемой всем кристаллом. Вся структура с затворами на концах и всеми усилителями между ними должна быть загружена и разгружена каждый цикл. Для экономии энергии, тактовое зашунтирование временно отключает часть дерева. Сеть распределения тактирования (или тактовое дерево, когда эта сеть образует древовидную структуру, такую как H-дерево) распределяет сигнал(ы) тактирования от общей точки ко всем элементам, которые в нем нуждаются. Поскольку эта функция жизненно важна для работы синхронной системы, большое внимание уделяется характеристикам этих сигналов тактирования и электрическим сетям, используемым для их распределения. Сигналы тактирования часто рассматриваются как простые управляющие сигналы; однако эти сигналы обладают некоторыми очень специфическими характеристиками и атрибутами. Сигналы тактирования обычно имеют наибольшую нагрузку и работают на самых высоких частотах среди всех сигналов в синхронной системе. Поскольку сигналы данных получают временную привязку от сигналов тактирования, формы сигналов тактирования должны быть особенно чистыми и четкими. Кроме того, эти сигналы тактирования особенно подвержены влиянию масштабирования технологий (см. закон Мура), поскольку длинные глобальные линии соединения становятся значительно более резистивными при уменьшении размеров линий. Это увеличение сопротивления линий является одной из основных причин растущей важности распределения тактирования для синхронной производительности. Наконец, контроль любых различий и неопределенности во времени прихода сигналов тактирования может серьезно ограничить максимальную производительность всей системы и создать катастрофические условия гонки, при которых некорректный сигнал данных может зафиксироваться в регистре. Большинство синхронных цифровых систем состоят из каскадных банков последовательных регистров с комбинационной логикой между каждой парой регистров. Функциональные требования цифровой системы обеспечиваются логическими каскадами. Каждый логический каскад вносит задержку, которая влияет на временные характеристики, и временные характеристики цифровой схемы могут быть оценены относительно временных требований с помощью анализа временных характеристик. Часто необходимо уделять особое внимание соблюдению временных требований. Например, глобальные требования к производительности и локальные временные требования могут быть удовлетворены путем тщательной вставки регистров конвейера в равномерно распределенные временные окна для удовлетворения критических ограничений по времени в наихудшем случае. Правильное проектирование сети распределения тактирования помогает обеспечить выполнение критических временных требований и отсутствие условий гонки (см. также перекос тактирования). Компоненты задержки, составляющие общую синхронную систему, состоят из следующих трех отдельных подсистем: элементы хранения памяти, логические элементы и схема тактирования и сеть распределения. В настоящее время разрабатываются новые структуры для смягчения этих проблем и предоставления эффективных решений. Важными областями исследований являются методы резонансного тактирования ("резонансная сетка тактирования"), оптоволоконные соединения на кристалле и методы локальной синхронизации.
the clock signals can severely limit the maximum performance of the entire system and create catastrophic race conditions in which an incorrect data signal may latch within a register. Most synchronous digital systems consist of cascaded banks of sequential registers with combinational logic between each set of registers. The functional requirements of the digital system are satisfied by the logic stages. Each logic stage introduces delay that affects timing performance, and the timing performance of the digital design can be evaluated relative to the timing requirements by a timing analysis. Often special consideration must be made to meet the timing requirements. For example, the global performance and local timing requirements may be satisfied by the careful insertion of pipeline registers into equally spaced time windows to satisfy critical worst case timing constraints. The proper design of the clock distribution network helps ensure that critical timing requirements are satisfied and that no race conditions exist (see also clock skew). The delay components that make up a general synchronous system are composed of the following three individual subsystems: the memory storage elements, the logic elements, and the clocking circuitry and distribution network. Novel structures are currently under development to ameliorate these issues and provide effective solutions. Important areas of research include resonant clocking techniques ("resonant clock mesh"),
on chip optical interconnect, and local synchronization methodologies.