Ағылшыншамен салыстырыңыз: абзацты басыңыз — түпнұсқа терезеде ашылады. Абзац астындағы EN түймесі оны мәтін ішінде көрсетеді.
Кіріспе
Жартылай өткізгіш құрылғыларды жасау технологиясының түйіні
Semiconductor device fabrication technology node
жартылай өткізгіш өндірісі
semiconductor manufacturing
90 нм процесі – жартылай өткізгіш өндірісінде интегралдық схемаларды 90 нанометрлік ең кішкентай элементтік өлшеммен жасау үшін қолданылатын технологияны білдіреді. Бұл бұрынғы 130 нм процесінен үлкен қадам болды. Кейіннен ол 65 нм, 45 нм және 32 нм процестері сияқты кішірек процестік түйіндермен ысталды. 2003–2005 жылдар аралығында Toshiba, Sony, Samsung, IBM, Intel, Fujitsu, TSMC, Elpida, AMD, Infineon, Texas Instruments және Micron Technology сияқты жартылай өткізгіш компаниялары оны коммерцияландырды. 90 нм мәнінің тарихы бар; ол 2–3 жыл сайын 70% масштабталу тенденциясын көрсетеді. Атау ресми түрде Жартылай өткізгіштерге арналған халықаралық технологиялық жол картасы (ITRS) арқылы анықталады. 300 мм пластинканың мөлшері 90 нм түйінінде кеңінен қолданыла бастады. Бұрынғы пластинканың диаметрі 200 мм болған. 193 нм толқын ұзындығы көптеген (бірақ барлығы емес) компаниялар 90 нм түйіні кезінде, негізінен, маңызды қабаттардың литографиясы үшін енгізді. Осы өткелмен байланысты өнімділік мәселелері (жаңа фоторезисттерді пайдалануға байланысты) осы өткелмен байланысты жоғары құнға әкелді. Кем дегенде 1997 жылдан бері "процестік түйіндер" тек маркетингтік мақсатта аталды және интегралдық схеманың өлшемдерімен ешқандай байланысы жоқ; "90 нм" құрылғысындағы қақпаның ұзындығы, металл қадамы немесе қақпа қадамы тоқсан нанометрге тең емес.
The 90 nm process refers to the technology used in semiconductor manufacturing to create integrated circuits with a minimum feature size of 90 nanometers. It was an advancement over the previous 130 nm process. Eventually, it was succeeded by smaller process nodes, such as the 65 nm, 45 nm, and 32 nm processes. It was commercialized by the 2003–2005 timeframe, by semiconductor companies including Toshiba, Sony, Samsung, IBM, Intel, Fujitsu, TSMC, Elpida, AMD, Infineon, Texas Instruments and Micron Technology. The origin of the 90 nm value is historical; it reflects a trend of 70% scaling every 2–3 years. The naming is formally determined by the International Technology Roadmap for Semiconductors (ITRS). The 300 mm wafer size became mainstream at the 90 nm node. The previous wafer size was 200 mm diameter. The 193 nm wavelength was introduced by many (but not all) companies for lithography of critical layers mainly during the 90 nm node. Yield issues associated with this transition (due to the use of new photoresists) were reflected in the high costs associated with this transition. Since at least 1997, "process nodes" have been named purely on a marketing basis, and have no relation to the dimensions on the integrated circuit; neither gate length, metal pitch or gate pitch on a "90nm" device is ninety nanometers.
Тарих
90 нм кремний MOSFET-ті 1988 жылы MIT-те ирандық инженер Гавам Шахиди (кейін IBM директоры) Д. А. Антониадис және Х. И. Смитпен бірге жасады. Бұл құрылғы рентгендік литография әдісімен өндірілді. Toshiba, Sony және Samsung 2001-2002 жылдары 90 нм процесін әзірледі, ол 2002 жылы Toshiba-ның eDRAM және Samsung-тың 2Gb NAND флэш жады үшін қолданысқа енгізілді. IBM 2002 жылы Шахиди басшылығымен 90 нм кремний изоляторда (SOI) CMOS процесін көрсетті. Сол жылы Intel 90 нм керілген кремний процесін көрсетті. Fujitsu өзінің 90 нм процесін 2003 жылы, ал TSMC 2004 жылы коммерциялық түрде енгізді. Micron Technology компаниясының Гуртеж Сингх Санду DRAM жад құрылғылары үшін атомдық қабатпен жалатылған жоғары K пленкаларын әзірлеуді бастады. Бұл 90 нм технологиялық түйіндегі DRAM-нан бастап жартылай өткізгіш жадты тиімді жүзеге асыруға көмектесті. Intel-дің 90 нм процесінде транзистор тығыздығы шаршы миллиметрге 1,45 миллион транзисторды құрайды (MTr/mm2).
A 90nm silicon MOSFET was fabricated by Iranian engineer Ghavam Shahidi (later IBM director) with D. A. Antoniadis and H. I. Smith at MIT in 1988. The device was fabricated using X ray lithography. Toshiba, Sony and Samsung developed a 90nm process during 20012002, before being introduced in 2002 for Toshiba's eDRAM and Samsung's 2Gb NAND flash memory. IBM demonstrated a 90nm silicon on insulator (SOI) CMOS process, with development led by Shahidi, in 2002. The same year, Intel demonstrated a 90nm strained silicon process. Fujitsu commercially introduced its 90nm process in 2003 followed by TSMC in 2004. Gurtej Singh Sandhu of Micron Technology initiated the development of atomic layer deposition high k films for DRAM memory devices. This helped drive cost effective implementation of semiconductor memory, starting with 90nm node DRAM. Intel's 90nm process has a transistor density of 1.45 million transistors per square milimeter (MTr/mm2).