Сравнивайте с английским: нажмите на абзац — оригинал откроется в окне. Кнопка EN под абзацем показывает его прямо в тексте.
Введение
Технологический узел изготовления полупроводниковых устройств
Semiconductor device fabrication technology node
Производство полупроводников
semiconductor manufacturing
Технология 90 нм относится к технологии, используемой в производстве полупроводников для создания интегральных схем с минимальным размером элемента 90 нанометров. Она стала усовершенствованием по сравнению с предыдущей технологией 130 нм. Впоследствии ей на смену пришли более мелкие технологические узлы, такие как 65 нм, 45 нм и 32 нм. Коммерциализация технологии началась в период с 2003 по 2005 год компаниями, включая Toshiba, Sony, Samsung, IBM, Intel, Fujitsu, TSMC, Elpida, AMD, Infineon, Texas Instruments и Micron Technology. Значение 90 нм имеет историческое происхождение и отражает тенденцию к масштабированию на 70% каждые 2–3 года. Официальное наименование определяется Международной технологической дорожной картой для полупроводников (ITRS). 300-мм пластины стали стандартом на 90-нм узле. Предыдущий диаметр пластин составлял 200 мм. Длина волны 193 нм была внедрена многими (но не всеми) компаниями для литографии критических слоев, преимущественно на 90-нм узле. Проблемы с выходом годных изделий, связанные с этим переходом (из-за использования новых фоторезистов), привели к высоким затратам, связанным с ним. По крайней мере, с 1997 года «технологические узлы» стали именоваться исключительно в маркетинговых целях и не соответствуют размерам на интегральной схеме; ни длина канала, ни шаг металлизации, ни шаг затвора на устройстве с технологией «90 нм» не равны девяноста нанометрам.
The 90 nm process refers to the technology used in semiconductor manufacturing to create integrated circuits with a minimum feature size of 90 nanometers. It was an advancement over the previous 130 nm process. Eventually, it was succeeded by smaller process nodes, such as the 65 nm, 45 nm, and 32 nm processes. It was commercialized by the 2003–2005 timeframe, by semiconductor companies including Toshiba, Sony, Samsung, IBM, Intel, Fujitsu, TSMC, Elpida, AMD, Infineon, Texas Instruments and Micron Technology. The origin of the 90 nm value is historical; it reflects a trend of 70% scaling every 2–3 years. The naming is formally determined by the International Technology Roadmap for Semiconductors (ITRS). The 300 mm wafer size became mainstream at the 90 nm node. The previous wafer size was 200 mm diameter. The 193 nm wavelength was introduced by many (but not all) companies for lithography of critical layers mainly during the 90 nm node. Yield issues associated with this transition (due to the use of new photoresists) were reflected in the high costs associated with this transition. Since at least 1997, "process nodes" have been named purely on a marketing basis, and have no relation to the dimensions on the integrated circuit; neither gate length, metal pitch or gate pitch on a "90nm" device is ninety nanometers.
История
90-нм кремниевый MOSFET был разработан иранским инженером Гавамом Шахиди (впоследствии директором IBM) совместно с Д. А. Антониадисом и Х. И. Смитом в Массачусетском технологическом институте (MIT) в 1988 году. Устройство было изготовлено с использованием рентгеновской литографии. Компании Toshiba, Sony и Samsung разработали 90-нм технологический процесс в период с 2001 по 2002 год, который затем был внедрён в 2002 году для eDRAM компании Toshiba и 2-гигабитной NAND флэш-памяти Samsung. В 2002 году компания IBM продемонстрировала 90-нм технологический процесс CMOS на кремнии на изоляторе (SOI), разработка которого велась под руководством Шахиди. В том же году компания Intel продемонстрировала 90-нм технологический процесс с использованием легированного кремния. Компания Fujitsu начала коммерческое производство по 90-нм технологическому процессу в 2003 году, а затем компания TSMC в 2004 году. Гуртеж Сингх Санду из Micron Technology инициировал разработку высоко-k диэлектрических плёнок, нанесённых методом атомно-слоевого осаждения, для устройств памяти DRAM. Это способствовало экономически эффективной реализации полупроводниковой памяти, начиная с 90-нм узла DRAM. Плотность транзисторов в 90-нм технологическом процессе Intel составляет 1,45 миллиона транзисторов на квадратный миллиметр (MTr/mm²).
A 90nm silicon MOSFET was fabricated by Iranian engineer Ghavam Shahidi (later IBM director) with D. A. Antoniadis and H. I. Smith at MIT in 1988. The device was fabricated using X ray lithography. Toshiba, Sony and Samsung developed a 90nm process during 20012002, before being introduced in 2002 for Toshiba's eDRAM and Samsung's 2Gb NAND flash memory. IBM demonstrated a 90nm silicon on insulator (SOI) CMOS process, with development led by Shahidi, in 2002. The same year, Intel demonstrated a 90nm strained silicon process. Fujitsu commercially introduced its 90nm process in 2003 followed by TSMC in 2004. Gurtej Singh Sandhu of Micron Technology initiated the development of atomic layer deposition high k films for DRAM memory devices. This helped drive cost effective implementation of semiconductor memory, starting with 90nm node DRAM. Intel's 90nm process has a transistor density of 1.45 million transistors per square milimeter (MTr/mm2).