Ағылшыншамен салыстырыңыз: абзацты басыңыз — түпнұсқа терезеде ашылады. Абзац астындағы EN түймесі оны мәтін ішінде көрсетеді.
Мазмұны
Кіріспе
Далалық эффекті транзистордың (FET) тоқ өткізуі үшін қажетті, бастапқы және қақпалық шикізат арасындағы ең төменгі кернеу.
Minimum source to gate voltage for a field effect transistor to be conducting from source to drain
Далалық эффекті транзистордың (FET) шекті кернеуі (әдетте Vth немесе VGS(th) деп қысқартылады) – бастапқы және қақпалық шикізат арасындағы (VGS) тоқ өткізгіш жол жасау үшін қажетті ең төменгі кернеу. Бұл қуат тиімділігін сақтау үшін маңызды масштабтау факторы болып табылады. Тоқ өткізгіштік эффекті транзисторына (JFET) қатысты, шекті кернеу көбінесе қысылу кернеуі деп аталады. Бұл шатастыру тудыруы мүмкін, себебі оқшауланған қақпалық далалық эффекті транзисторына (IGFET) қатысты қысылу, ток ешқашан тоқтамаса да, жоғары бастапқы-ағын кернеуінде ток қанығуын тудыратын арнаның қысылуын білдіреді. Қысылудан айырмашылығы, шекті кернеу термині нақты және кез келген далалық эффекті транзисторындағы бірдей ұғымды білдіреді.
The threshold voltage, commonly abbreviated as Vth or VGS(th), of a field effect transistor (FET) is the minimum gate to source voltage (VGS) that is needed to create a conducting path between the source and drain terminals. It is an important scaling factor to maintain power efficiency. When referring to a junction field effect transistor (JFET), the threshold voltage is often called pinch off voltage instead. This is somewhat confusing since pinch off applied to insulated gate field effect transistor (IGFET) refers to the channel pinching that leads to current saturation behavior under high source–drain bias, even though the current is never off. Unlike pinch off, the term threshold voltage is unambiguous and refers to the same concept in any field effect transistor.
Негізгі қағидалар
n арнаны күшейту режиміндегі құрылғыларда өткізгіш арна транзистор ішінде табиғи түрде болмайды. VGS болмаған жағдайда, FET денесіне қосылған допант иондары мобильді тасымалдаушылардың жоқ аймағын құрайды, ол сарқылу аймағы деп аталады. Оң VGS дене ішіндегі бос электрондарды қақпаға тартады. Бірақ, допант иондарын теңгеріп, өткізгіш арнаны құру үшін қақпаға жеткілікті электрондар тартылуы керек. Бұл процесс инверсия деп аталады. Өткізгіш арна FET-тің шекті кернеуінде көзден ағызуға жалғасады. VGS жоғарылағанда тіпті көбірек электрондар қақпаға тартылады, бұл арнаны кеңейтеді. p арналы "күшейту режимі" MOS транзисторы үшін керісінше дұрыс. VGS = 0 болған кезде құрылғы "ӨШІК" күйде болады және арна ашық/өткізбейтін болады. p типті "күшейту режимі" MOSFET-ке теріс қақпа кернеуін қолдану арнаның өткізгіштігін арттырып, оны "ҚОСАДЫ". n арнаның сарқылу режиміндегі құрылғыларда транзистордың ішінде табиғи түрде өткізгіш арна бар. Сәйкесінше, шекті кернеу термині мұндай құрылғыларды қосу үшін тікелей қолданылмайды, бірақ арнаның электрондар оңай ағып кетуіне мүмкіндік беретін жеткілікті кеңдіктегі кернеу деңгейін көрсету үшін қолданылады. Бұл ағыстың жеңілдігі шегі p арнаның сарқылу режиміндегі құрылғыларға да қатысты, онда қақпадан денеге/көзге теріс кернеу сарқылу қабатын жасайды, осы арқылы оң зарядталған тесіктерді қақпа оқшаулағышы/жартылай өткізгіш интерфейсінен алыстатып, тасымалдаушысыз, теріс зарядталған акцептор иондарының аймағын ашық қалдырады. n арнаны сарқтырған MOS транзисторы үшін жеткілікті теріс VGS транзисторды "ӨШІРУ" үшін оның бос электрондарының өткізгіш арнасын сарқытады (сондықтан оның аты осылай). Сол сияқты, p арналы "сарқылу режимі" MOS транзисторы үшін жеткілікті оң қақпа-көз кернеуі арнаны оның бос тесіктерінен сарқытады, оны "ӨШІРЕДІ". Кең жазықты транзисторларда шекті кернеу ағындылық кернеуге (VDS) дерлік тәуелді емес, сондықтан жақсы анықталған сипаттама болып табылады, бірақ қазіргі нанометрлік MOSFET-терде ағындылықтан туындаған кедергілерді төмендету салдарынан бұл айқын емес. Суреттерде көз (сол жақта) және ағынды (оң жақта) қатты допингтелген (көк) n аймақтарды көрсету үшін n+ деп белгіленеді. Сарқылу қабатындағы допант NA- деп белгіленеді, бұл сарқылу қабатындағы иондардың теріс зарядталғандығын және өте аз тесіктер бар екенін көрсетеді. (Қызыл) бөлікте тесіктердің саны p = NA, бұл бөлік зарядын бейтарап етеді. Егер қақпа кернеуі шекті кернеуден төмен болса (сол суретте), "күшейту режимі" транзисторы өшіріледі және идеалды жағдайда транзистордың көзінен ағынға ток болмайды. Шындығында, қақпаның тежелуіне қарамастан, кішкентай және қақпаның тежелуіне байланысты экспоненциалды түрде өзгеретін ток (көшектік ағын) бар. Сондықтан, деректер парақтарында токтың белгіленген өлшенетін мөлшері (әдетте 250 мкА немесе 1 мА) бойынша шекті кернеу көрсетіледі. Егер қақпа кернеуі шекті кернеуден жоғары болса (оң суретте), "күшейту режимі" транзисторы қосылады, себебі оксид-кремний интерфейсіндегі арнада көптеген электрондар бар, бұл зарядтың ағыннан көзге ағып кетуіне мүмкіндік беретін төмен кедергілі арнаны жасайды. Шекті деңгейден айтарлықтай жоғары кернеулер үшін бұл жағдай күшті инверсия деп аталады. VD > 0 болған кезде арна таяз болады, өйткені кедергілі арнадағы токқа байланысты кернеудің төмендеуі ағынға жақындаған кезде арнаны қолдап тұрған оксид өрісін азайтады.
In n channel enhancement mode devices, a conductive channel does not exist naturally within the transistor. With no VGS, dopant ions added to the body of the FET form a region with no mobile carriers called a depletion region. A positive VGS attracts free floating electrons within the body towards the gate. But enough electrons must be attracted near the gate to counter the dopant ions and form a conductive channel. This process is called inversion. The conductive channel connects from source to drain at the FET's threshold voltage. Even more electrons attract towards the gate at higher VGS, which widens the channel. The reverse is true for the p channel "enhancement mode" MOS transistor. When VGS = 0 the device is “OFF” and the channel is open / non conducting. The application of a negative gate voltage to the p type "enhancement mode" MOSFET enhances the channels conductivity turning it “ON”. In contrast, n channel depletion mode devices have a conductive channel naturally existing within the transistor. Accordingly, the term threshold voltage does not readily apply to turning such devices on, but is used instead to denote the voltage level at which the channel is wide enough to allow electrons to flow easily. This ease of flow threshold also applies to p channel depletion mode devices, in which a negative voltage from gate to body/source creates a depletion layer by forcing the positively charged holes away from the gate insulator/semiconductor interface, leaving exposed a carrier free region of immobile, negatively charged acceptor ions. For the n channel depletion MOS transistor, a sufficient negative VGS will deplete (hence its name) the conductive channel of its free electrons switching the transistor “OFF”. Likewise for a p channel "depletion mode" MOS transistor a sufficient positive gate source voltage will deplete the channel of its free holes, turning it “OFF”. In wide planar transistors the threshold voltage is essentially independent of the drain–source voltage (VDS) and is therefore a well defined characteristic, however it is less clear in modern nanometer sized MOSFETs due to drain induced barrier lowering. In the figures, the source (left side) and drain (right side) are labeled n+ to indicate heavily doped (blue) n regions. The depletion layer dopant is labeled NA− to indicate that the ions in the (pink) depletion layer are negatively charged and there are very few holes. In the (red) bulk the number of holes p = NA making the bulk charge neutral. If the gate voltage is below the threshold voltage (left figure), the "enhancement mode" transistor is turned off and ideally there is no current from the drain to the source of the transistor. In fact, there is a current even for gate biases below the threshold (subthreshold leakage) current, although it is small and varies exponentially with gate bias. Therefore, datasheets will specify threshold voltage according to a specified measurable amount of current (commonly 250 μA or 1 mA). If the gate voltage is above the threshold voltage (right figure), the "enhancement mode" transistor is turned on, due to there being many electrons in the channel at the oxide silicon interface, creating a low resistance channel where charge can flow from drain to source. For voltages significantly above the threshold, this situation is called strong inversion. The channel is tapered when VD > 0 because the voltage drop due to the current in the resistive channel reduces the oxide field supporting the channel as the drain is approached.
Допингтің кездейсоқ ауытқуына тәуелділік
Допанттың кездейсоқ ауытқуы (RDF) – имплантацияланған қоспа концентрациясының өзгеруінен туындайтын өндіріс процесінің ауытқуының бір түрі. MOSFET транзисторларында, арна аймағындағы RDF транзистордың қасиеттерін, әсіресе, өткізу шегін өзгерте алады. Жаңа өндіріс технологияларында RDF-тың әсері күшейеді, себебі жалпы допанттар саны азаяды. Бірдей өндіріс процесінен өткен құрылғылар арасындағы өткізу шегінің өзгеруіне себеп болатын допант ауытқуларын жою мақсатында зерттеу жұмыстары жүргізілуде.
Random dopant fluctuation (RDF) is a form of process variation resulting from variation in the implanted impurity concentration. In MOSFET transistors, RDF in the channel region can alter the transistor's properties, especially threshold voltage. In newer process technologies RDF has a larger effect because the total number of dopants is fewer. Research works are being carried out in order to suppress the dopant fluctuation which leads to the variation of threshold voltage between devices undergoing same manufacturing process.