Сравнивайте с английским: нажмите на абзац — оригинал откроется в окне. Кнопка EN под абзацем показывает его прямо в тексте.
Содержание
Введение
Минимальное напряжение между затвором и истоком, необходимое для протекания тока между истоком и стоком в полевом транзисторе.
Minimum source to gate voltage for a field effect transistor to be conducting from source to drain
Пороговое напряжение, обычно обозначаемое как Vth или VGS(th), полевого транзистора (FET) – это минимальное напряжение между затвором и истоком (VGS), которое требуется для формирования проводящего канала между истоком и стоком. Это важный параметр масштабирования для обеспечения энергоэффективности. В отношении транзистора с управляющим p-n переходом (JFET) пороговое напряжение часто называют напряжением отсечки. Это может вводить в заблуждение, поскольку в транзисторах с изолированным затвором (IGFET) термин "отсечка" относится к сужению канала, приводящему к насыщению тока при высоком напряжении сток-исток, даже если ток не прекращается полностью. В отличие от термина "отсечка", термин "пороговое напряжение" является однозначным и обозначает одно и то же понятие для любого полевого транзистора.
The threshold voltage, commonly abbreviated as Vth or VGS(th), of a field effect transistor (FET) is the minimum gate to source voltage (VGS) that is needed to create a conducting path between the source and drain terminals. It is an important scaling factor to maintain power efficiency. When referring to a junction field effect transistor (JFET), the threshold voltage is often called pinch off voltage instead. This is somewhat confusing since pinch off applied to insulated gate field effect transistor (IGFET) refers to the channel pinching that leads to current saturation behavior under high source–drain bias, even though the current is never off. Unlike pinch off, the term threshold voltage is unambiguous and refers to the same concept in any field effect transistor.
Основные принципы
В устройствах с n-канальным режимом усиления проводящий канал не существует естественным образом внутри транзистора. При отсутствии VGS допантные ионы, добавленные в объем FET, формируют область без подвижных носителей заряда, называемую областью обеднения. Положительное VGS притягивает свободные электроны внутри объема к затвору. Однако для компенсации допантных ионов и формирования проводящего канала необходимо притянуть достаточное количество электронов вблизи затвора. Этот процесс называется инверсией. Проводящий канал соединяет исток и сток при пороговом напряжении FET. При увеличении VGS к затвору притягивается еще больше электронов, что расширяет канал. Обратное справедливо для p-канального МОП-транзистора в режиме усиления. При VGS = 0 устройство находится в состоянии "ВЫКЛ", а канал разомкнут / непроводящий. Подача отрицательного напряжения на затвор p-канального МОП-транзистора в режиме усиления увеличивает проводимость канала, переводя его в состояние "ВКЛ". В отличие от этого, устройства с n-канальным режимом обеднения имеют проводящий канал, который естественным образом существует внутри транзистора. Соответственно, термин "пороговое напряжение" не применяется непосредственно к включению таких устройств, а используется для обозначения уровня напряжения, при котором канал становится достаточно широким для свободного протекания электронов. Этот порог облегченного протекания также применим к устройствам с p-канальным режимом обеднения, в которых отрицательное напряжение между затвором и корпусом/истоком создает обедненный слой, отталкивая положительно заряженные дырки от границы затвор-полупроводник, обнажая область, свободную от носителей, с неподвижными, отрицательно заряженными акцепторными ионами. Для n-канального МОП-транзистора в режиме обеднения достаточное отрицательное VGS обеднит (отсюда и название) проводящий канал, лишив его свободных электронов и переводя транзистор в состояние "ВЫКЛ". Аналогично, для p-канального МОП-транзистора в режиме обеднения достаточное положительное напряжение между затвором и истоком обеднит канал, лишив его свободных дырок и переводя его в состояние "ВЫКЛ". В широких плоских транзисторах пороговое напряжение практически не зависит от напряжения сток-исток (VDS) и, следовательно, является четко определенной характеристикой. Однако в современных МОП-транзисторах нанометрового размера это менее выражено из-за снижения барьера, вызванного влиянием стока. На рисунках исток (слева) и сток (справа) обозначены как n+, чтобы указать на сильно легированные (синие) n-области. Допант в области обеднения обозначен как NA−, чтобы указать, что ионы в (розовой) области обеднения имеют отрицательный заряд и содержат очень мало дырок. В (красном) объеме количество дырок p = NA, что делает объем электрически нейтральным. Если напряжение на затворе ниже порогового напряжения (левая часть рисунка), транзистор в режиме усиления выключен, и в идеале ток от стока к истоку отсутствует. Однако ток существует даже при напряжениях на затворе ниже порогового (подпороговая утечка), хотя он мал и экспоненциально зависит от напряжения на затворе. Поэтому в технических характеристиках пороговое напряжение указывается для определенного измеримого значения тока (обычно 250 мкА или 1 мА). Если напряжение на затворе выше порогового напряжения (правая часть рисунка), транзистор в режиме усиления включен, поскольку в канале на границе оксид-кремний присутствует большое количество электронов, создавая канал с низким сопротивлением, по которому может течь заряд от стока к истоку. При напряжениях, значительно превышающих пороговое, эта ситуация называется сильной инверсией. Канал сужается при VD > 0, поскольку падение напряжения из-за тока в резистивном канале уменьшает электрическое поле оксида, поддерживающее канал по мере приближения к стоку.
In n channel enhancement mode devices, a conductive channel does not exist naturally within the transistor. With no VGS, dopant ions added to the body of the FET form a region with no mobile carriers called a depletion region. A positive VGS attracts free floating electrons within the body towards the gate. But enough electrons must be attracted near the gate to counter the dopant ions and form a conductive channel. This process is called inversion. The conductive channel connects from source to drain at the FET's threshold voltage. Even more electrons attract towards the gate at higher VGS, which widens the channel. The reverse is true for the p channel "enhancement mode" MOS transistor. When VGS = 0 the device is “OFF” and the channel is open / non conducting. The application of a negative gate voltage to the p type "enhancement mode" MOSFET enhances the channels conductivity turning it “ON”. In contrast, n channel depletion mode devices have a conductive channel naturally existing within the transistor. Accordingly, the term threshold voltage does not readily apply to turning such devices on, but is used instead to denote the voltage level at which the channel is wide enough to allow electrons to flow easily. This ease of flow threshold also applies to p channel depletion mode devices, in which a negative voltage from gate to body/source creates a depletion layer by forcing the positively charged holes away from the gate insulator/semiconductor interface, leaving exposed a carrier free region of immobile, negatively charged acceptor ions. For the n channel depletion MOS transistor, a sufficient negative VGS will deplete (hence its name) the conductive channel of its free electrons switching the transistor “OFF”. Likewise for a p channel "depletion mode" MOS transistor a sufficient positive gate source voltage will deplete the channel of its free holes, turning it “OFF”. In wide planar transistors the threshold voltage is essentially independent of the drain–source voltage (VDS) and is therefore a well defined characteristic, however it is less clear in modern nanometer sized MOSFETs due to drain induced barrier lowering. In the figures, the source (left side) and drain (right side) are labeled n+ to indicate heavily doped (blue) n regions. The depletion layer dopant is labeled NA− to indicate that the ions in the (pink) depletion layer are negatively charged and there are very few holes. In the (red) bulk the number of holes p = NA making the bulk charge neutral. If the gate voltage is below the threshold voltage (left figure), the "enhancement mode" transistor is turned off and ideally there is no current from the drain to the source of the transistor. In fact, there is a current even for gate biases below the threshold (subthreshold leakage) current, although it is small and varies exponentially with gate bias. Therefore, datasheets will specify threshold voltage according to a specified measurable amount of current (commonly 250 μA or 1 mA). If the gate voltage is above the threshold voltage (right figure), the "enhancement mode" transistor is turned on, due to there being many electrons in the channel at the oxide silicon interface, creating a low resistance channel where charge can flow from drain to source. For voltages significantly above the threshold, this situation is called strong inversion. The channel is tapered when VD > 0 because the voltage drop due to the current in the resistive channel reduces the oxide field supporting the channel as the drain is approached.
Зависимость от случайных колебаний допинга
Случайные флуктуации допанта (RDF) — это вид технологической вариации, возникающий из-за изменения концентрации внедрённых примесей. В MOSFET-транзисторах RDF в канальной области может изменять характеристики транзистора, особенно пороговое напряжение. В современных технологических процессах RDF оказывает большее влияние, поскольку общее число допантов уменьшается. Ведутся исследования, направленные на подавление флуктуаций допанта, вызывающих разброс пороговых напряжений между устройствами, изготовленными по одному и тому же технологическому процессу.
Random dopant fluctuation (RDF) is a form of process variation resulting from variation in the implanted impurity concentration. In MOSFET transistors, RDF in the channel region can alter the transistor's properties, especially threshold voltage. In newer process technologies RDF has a larger effect because the total number of dopants is fewer. Research works are being carried out in order to suppress the dopant fluctuation which leads to the variation of threshold voltage between devices undergoing same manufacturing process.