ВЛСИ жобасы: Микроэлектрониканың даму тарихынан

Кіріспе

VLSI жобасы – 1978 жылы Роберт Кан бастаған DARPA бағдарламасы. Ол микропроцессорларды жобалау саласындағы жаңа технологияларды дамыту мақсатында университеттердегі түрлі командаларға ғылыми-зерттеу жұмыстарын қаржыландырды, бұл кезде бұл технология өте кең ауқымды интеграция (VLSI) деп аталды. VLSI жобасы – қазіргі компьютер тарихындағы ең әсерлі ғылыми жобалардың бірі. Оның нәтижелері: Беркли дистрибуциясы (BSD) Unix, төмендетілген командалар жинағы (RISC) процессорлық концепциясы, бүгінге дейін қолданылып келе жатқан көптеген компьютерлік жобалау (CAD) құралдары, 32 биттік графикалық жұмыс станциялары, өндіріс пен жобалау компаниялары, сондай-ақ 1981 жылдан бастап құрылған өзінің жартылай өткізгіш фабрикасы (fab) – MOSIS. DARPA-ның индустриямен серіктестікте жұмыс істеген VHSIC сияқты басқа да жобасының нәтижелері шамалы болды немесе әсер етпеді. VLSI жобасы Мид пен Конвей революциясын өнеркәсіп бойынша кеңінен таратуға басты күш болды.

Жаңа жобалау ережелері

1975 жылы Карвер Мид, Том Эверхарт және Калтехтың Иван Сазерленд микроэлектроника тақырыбында ARPA үшін есеп жазды. Алдыңғы бірнеше жылда Мид Гордон Мурдың 1965 жылы күрделіліктің өсу қарқыны туралы болжамын сипаттау үшін «Мур заңы» терминін қолданды, ал 1974 жылы IBM-нің Роберт Деннард Мур заңының негізін құраған масштабтың қысқаруы жүйелердің жұмысына да әсер ететінін атап өтті. Бұл әсерлер едәуір есептеу қуаты индустрияға енгізілмек екенін көрсетті. 1976 жылы жарияланған есепте ARPA «өте үлкен интегралды схемаларға» байланысты туындайтын күрделілікпен күресу үшін бірнеше саланың дамуын қаржыландыруды ұсынды. Сол жылы Сазерленд сол кезде Xerox PARC-те жұмыс істейтін ағасы Бертке хат жазды. Ол PARC пен Калтех арасында осы мәселелерді зерттеуді бастау үшін бірлескен күш салуды ұсынды. Берт команда құруға келісіп, Линн Конвей мен Даг Фейрбернді шақырды. Конвей бұрын IBM-де ACS 1 деп аталатын суперкомпьютер жобасында жұмыс істеген. Мидтің жазбаларын қарастырғаннан кейін, Конвей CMOS-тің жылдам масштабталуы үлкен жүйелерде қолданылатын ECL жүйелерін асырып түсуге мүмкіндік беретінін түсінді, себебі функциялардың көлемі қысқарып, Деннардтың жылдамдық болжамы іске қосылды. Бұл сондай-ақ ACS 1 орталық компьютердің барлығы бір күні бір чипке сыятынын білдірді. 1976 жылы Сазерленд пен Мид жаңа күрделілікпен байланысты қиындықтар туралы Scientific American журналында мақала жазды. Ол кезде микропроцессорлар 100 000 транзистор деңгейінде жасалып жатты, өйткені дизайнерлердің қолда бар құралдары одан да күрделі дизайндарды жасай алмады. 16 биттік және 16/32 биттік дизайндар нарыққа шықты, бірақ одан әрі дамыту қиын және қымбат болып көрінді. Мид пен Конвей алға басуды тежейтін теориялық проблемалар жоқ деп санады, тек бірнеше практикалық мәселелер бар екенін және оларды шешуге кірісті, осылайша әлдеқайда күрделі дизайнды жасауға болатын еді. Қысқасы, шешім – барлық нәрсені оңайлату, дизайнерлер үшін жаңа практикалық ережелерді ойлап табу және үлкен проблемаларды шешу үшін компьютерлерді қолдану болды. Бұл процеске белсенді элементтердің тұжырымдамалық моделін айтарлықтай жеңілдеткен, жақында пайда болған тозу режимі NMOS логикасы көмектесті. 1970 жылдардың ортасы – жаңа процестер әртүрлі компанияларда жылдам енгізілгендіктен, тез өзгеру кезеңі болды. Әр жаңа процесс 40 бетке дейін жететін дизайн ережелері жиынтығын тудырды. Бұған «металдану қабатында (MET) бір-бірінен 2 микрометрден жақын параллель сызықтарды орналастырмау» сияқты егжей-тегжейлі талаптар кірді. Әр қабат үшін осындай ережелердің ондаған түрлері жасалды. 1977 жылдың басында Конвей жаңа, толығымен жалпылама ережелерді әзірлеуді бастады. Бұл кез келген жүйе үшін ең жоғары өнімділікті қамтамасыз етпесе де, оның тұжырымдамасы дизайн уақытын қысқартатынын, оны жаңа өндіріс технологиясына аз немесе ешқандай өзгеріссіз бейімдеуге болатынын және мұндай қадам қолданыстағы ережелердің барлық трюктерін пайдаланудан гөрі әлдеқайда тиімді болатынын көрсетті. Конвей MET, POLY, DIFF қабаттарының әр түрін бейнелейтін үш түсті тақта қаламдарынан бастап, барлық қазіргі процестерде жұмыс істейтін дизайн ережелерін жасады. Одан әрі даму барлық өлшемдерді осы процесте қолданылатын ең кішкентай ерекшелік өлшемінің еселері ретінде білдіруге болатындығын көрсетті, бұл λ (грек әрпі ламбда) деп белгіленді. λ – POLY немесе DIFF сызығының ең кішкентай енінің жартысына тең болды, ал ережелер осылай түйінделді: «сызықтың ені екі λ болуы керек», «бір қабаттағы екі сызықтың арақашықтығы кемінде үш λ болуы керек», «әр түрлі қабаттардағы сызықтар бір λ арақашықтықта болуы керек» және т.б. Нәтижесінде кез келген масштабта қолданылатын қысқаша дизайн ережелері жасалды. Конвей кейінірек «1977 жылдың көктемгі таңында PARC-тегі ақ тақтамда λ-ге негізделген ережелерге арналған стратегиямды ұсынғанда Мидтің қызығушылығын қозғағанын жақсы есте сақтаймын» деп атап өтті.

In 1975, Carver Mead, Tom Everhart and Ivan Sutherland of Caltech wrote a report for ARPA on the topic of microelectronics. Over the previous few years, Mead had coined the term "Moore's law" to describe Gordon Moore's 1965 prediction for the growth rate of complexity, and in 1974, Robert Dennard of IBM noted that the scale shrinking that formed the basis of Moore's law also affected the performance of the systems. These combined effects implied a massive increase in computing power was about to be unleashed on the industry. The report, published in 1976, suggested that ARPA fund development across a number of fields in order to deal with the complexity that was about to appear due to these "very large scale integrated circuits". Later that year, Sutherland wrote a letter to his brother Bert who was at that time working at Xerox PARC. He suggested a joint effort between PARC and Caltech to begin studying these issues. Bert agreed to form a team, inviting Lynn Conway and Doug Fairbairn to join. Conway had previously worked at IBM on a supercomputer project known as ACS 1. After considering the notes from Mead, Conway realized that the rapid scaling of CMOS being predicted would allow it to surpass the otherwise faster ECL systems used on larger systems as the feature sizes shrank and Dennard's speed predictions kicked in. It also implied that the entire ACS 1 mainframe would one day fit on a single chip. In 1976, Sutherland and Mead wrote an article in Scientific American on the challenges presented by the new complexity. At the time, microprocessor design was plateauing at the 100,000 transistor level because the tools available to the designers were simply unable to deal with more complex designs. 16 bit and 16/32 bit designs were coming to market, but beyond that seemed too difficult and expensive to contemplate. Mead and Conway felt that there was no theoretical problem impeding progress, simply a number of practical ones, and set about solving these in order to make much more complex designs possible. Simply put, the solution was to simplify everything, inventing new practical rules of thumb for designers and applying computers to the problems that were larger. This process was aided by the recent introduction of depletion mode NMOS logic, which greatly simplified the conceptual model of the active elements. The mid 1970s were a period of rapid change as new processes were being introduced at different companies at a rapid pace. Each new process led to a set of design rules that often ran to 40 pages. These would include details like "do not place to parallel lines on the metallization layer (MET) that are closer than 2 micrometers apart". Dozens of such rules were developed for each layer to squeeze out maximum performance. In early 1977, Conway began developing a new set of completely generic rules. These would not offer the highest performance possible for any given system, but her concept was that it would so greatly reduce design time that it could be adapted to a new underling fabrication technology with little or no changes, and such a move would offer many times the performance benefit that using every published trick of the existing rules would. Starting with three colored whiteboard pens representing each of the types of layers, MET, POLY, DIFF, Conway developed a set of design rules that worked on every current process. Further development led to the realization that all of the dimensions could be expressed as multiples of some fundamental minimum feature size possible using that process, which became known as λ (the Greek letter lambda). λ was set to be one half of the minimum width of a line of POLY or DIFF, and the rules expressed in those terms; "a line has to be two λ wide", "two lines on the same layer must be at least three λ apart", "lines on different layers must be one λ apart" and so forth. The end result was a short set of design rules that applied at any scale. Conway later noted "I vividly recall seeing Mead's jaw drop that spring morning in 1977 as I presented my strategy for λ based rules on my whiteboard at PARC."

Интернетке негізделген процесс

VLSI аясындағы маңызды жұмыстардың бірі – жобалау процесін автоматтандыруға қажетті аппараттық және бағдарламалық құралдарды жасау болды, сол кезде бұл процесс көбінесе қолмен орындалатын. Жүздеген мың транзистордан тұратын жоба үшін, оның барлық бөлігімен жұмыс істеуге жеткілікті жады мен өнімділікке ие суперкомпьютерден басқа машина болған жоқ. Бұл мәселені шешу және "орташа" компанияларға автоматтандырылған құралдарды қолдануға мүмкіндік беру үшін VLSI Стэнфорд университетіндегі Geometry Engine және Солтүстік Каролина университетіндегі (Chapel Hill) Pixel Planes жобаларын қаржылады, нәтижесінде үстел деңгейінде жұмыс істейтін графикалық құралдар жасалды. Алғашқысы желілік CAD жұмыс станциясын жобалауға әкелді, ол Стэнфорд университетінің желісі деп аталды. Бүгінде ол "SUN" аббревиатурасымен танымал, себебі Sun Microsystems осы жобаны коммерцияландырды. Бұл жаңа құралдарды іске қосу үшін біртұтас бағдарламалық платформаны қамтамасыз ету мақсатында VLSI Берклидегі стандартталған Unix жүйесін (Berkeley Software Distribution, BSD) енгізу жобасын да қаржылады. Көптеген ерте жұмыс станциялары BSD-ді пайдаланды, соның ішінде Sun, SGI, Apollo Computer және басқаларына айналған жобалар да. Кейін BSD OpenBSD, FreeBSD, NetBSD және DragonFlyBSD сияқты бірнеше ұрпақтарды дүниеге әкелді. CAD бағдарламалық құралы VLSI жұмысының маңызды бөлігі болды. Бұл жағдай CAD технологиясында орналастыру, жобалау ережелерін тексеру және модельдеу салаларында үлкен жетістіктерге алып келді. Осы бағдарлама аясында жасалған құралдар академиялық зерттеулерде де, өнеркәсіпте де кеңінен қолданылды. VLSI Technology, Cadnetix және Synopsis сияқты компаниялар бұл идеяларды коммерциялық өнімдерге енгізді. Осы құралдардың арқасында VLSI қаржылаған басқа жобалар жобалаудың күрделілігін арттырып, RISC революциясын бастады. VLSI-мен байланысты екі маңызды жоба – Беркли RISC және Стэнфорд MIPS болды, екеуі де бұрынғы VLSI жобаларында жасалған құралдарға көп сүйенді. Жобалау командаларына сынақ үлгілерін жасауға мүмкіндік беру үшін жоба өз өндіріс орталығын, MOSIS (Metal Oxide Semiconductor Implementation Service) құруды қаржылады, ол жоспарларды электрондық пошта арқылы қабылдады. MOSIS бүгінгі күнге дейін жұмыс істеп келеді. MOSIS өндірісінің тағы бір маңызды аспектісі – көп чипті пластинаны (multichip wafer) жасау болды, ол кремний пластинасын бірнеше чип дизайнын бір уақытта өндіруге мүмкіндік берді. Бұрын әдетте бір пластина бір дизайнды өндіру үшін пайдаланылатын, яғни өндірісті бастау үшін белгілі бір минималды көлем болуы керек еді. Ал көп чипті пластинаның арқасында чип дизайнының шағын партиясын үлкен өндіріс процесінің ішінде жасауға болады, бұл бастау шығындарын және прототиптеу кезеңін айтарлықтай төмендетті.

One of the primary efforts under VLSI was the creation of the hardware and software needed to automate the design process, which at that point was still largely manual. For a design containing hundreds of thousands of transistors, there was simply no machine short of a supercomputer that had the memory and performance needed to work on the design as a whole. To address this problem, and thereby allow "average" companies to use automated tools, VLSI funded the Geometry Engine and Pixel Planes projects at Stanford University and University of North Carolina at Chapel Hill (respectively) to create suitable graphics hardware at the desktop level. The former evolved into an effort to design a networked CAD workstation, known as the Stanford University Network. This is better known today under its acronym, "SUN", as in Sun Microsystems, which commercialized the design. To provide a common software platform to run these new tools, VLSI also funded a Berkeley project to provide a standardized Unix implementation, known today as the Berkeley Software Distribution (BSD). Almost all early workstations used BSD, including designs that evolved into Sun, SGI, Apollo Computer, and others. BSD later spawned several descendants, OpenBSD, FreeBSD, NetBSD, and DragonFlyBSD. CAD software was an important part of the VLSI effort. This led to major improvements in CAD technology for layout, design rule checking, and simulation. The tools developed in this program were used extensively in both academic research programs and in industry. The ideas were developed in commercial implementations by companies such as VLSI Technology, Cadnetix, and Synopsis. With these tools in hand, other VLSI funded projects were able to make huge strides in design complexity, sparking off the RISC revolution. The two major VLSI related projects were Berkeley RISC and Stanford MIPS, both of which relied heavily on the tools developed in previous VLSI projects. To allow design teams to produce test examples, the project also funded the building of their own fabrication facility, MOSIS (Metal Oxide Semiconductor Implementation Service), which received plans electronically. MOSIS remains in operation today. Another important part of the MOSIS fabrication process was the development of the multichip wafer, which allowed a single wafer of silicon to be used to produce several chip designs at the same time. Previously a wafer would normally be used to produce a single design, which meant that there was a definite minimum production run one could consider starting up. In contrast, the multichip wafer a small batch of a chip design could be produced in the middle of a larger run, dramatically lowering the startup cost and prototyping stage.