Цифрлық электроникада тарату коэффициенті

Кіріспе

Цифрлық электроника термині – цифрлық электроника. Цифрлық электроникада, желдеткіш шығысы – бір логикалық қақпаның шығысымен басқарылатын қақпа кірістерінің саны. Көптеген жобаларда логикалық қақпалар күрделі тізбектер құру үшін қосылады. Логикалық қақпаның кірісі бір уақытта бірнеше шығыстан қуат алғанда қақтығыс тудыруы мүмкін болғанымен, бір шығысты бірнеше кіріске қосу жиі кездеседі. Логикалық қақпаларды іске асыруға қолданылатын технология көбінесе қосымша интерфейстік тізбектерді қолданбай, белгілі бір сандағы қақпа кірістерін тікелей біріктіруге мүмкіндік береді. Шығыстың максималды желдеткіші – оның жүктемеге қабілетін анықтайды: ол шығысты қауіпсіз түрде қосуға болатын бірдей типтегі қақпалардың ең көп саны.

Логикалық тәжірибе

Көбінесе, бір логикалық отбасы немесе құрылғы үшін фен-оуттың максималды шектері өндірушінің деректер кестелерінде көрсетіледі. Бұл шектер басқарылатын құрылғылардың бір отбасының мүшелері екенін болжайды. Екі түрлі логикалық отбасылар бір-бірімен байланысқанда, фен-ин және фен-ауттан гөрі күрделі талдау қажет. Фен-оуттың мәні шығыстың максималды көз және сіңіру тогымен, сондай-ақ қосылған кірістердің максималды көз және сіңіру тогымен анықталады; басқару құрылғысы шығысында барлық қосылған кірістерге қажет немесе берілетін токтардың (шығыс жоғары немесе төмен логикалық кернеу деңгейіне байланысты) қосындысын беруге немесе сіңіруге қабілетті болуы керек, сонымен бірге шығыс кернеуінің техникалық талаптарын сақтау керек. Әрбір логикалық отбасы үшін өндіруші әдетте әр логикалық деңгейде максималды кіріс тогы бар "стандартты" кірісті анықтайды, ал шығыс үшін фен-оут ең нашар жағдайда басқарыла алатын осындай стандартты кірістердің саны ретінде есептеледі. (Сондықтан, егер басқарылатын нақты құрылғылар сол отбасының құрылғыларына қарағанда "стандартты" құрылғыға қарағанда аз ток сіңірсе және/немесе көз тогы болса, шығыс фен-оутпен көрсетілгеннен көп кірістерді басқара алады, тіпті сол отбасының құрылғыларын да.) Құрылғының фен-оут мүмкіндігіне ие болуы (сенімділік кепілдігімен) кірістер жиынтығын басқаруы деректер кестелерінде көрсетілген басқарылатын құрылғылардың барлық кіріс төмен (макс.) көз тогын, сондай-ақ осы құрылғылардың барлық кіріс жоғары (макс.) сіңіру тогын қосу арқылы анықталады, және бұл қосындыларды басқару құрылғысының кепілдік берілген максималды шығыс төмен сіңіру тогымен және шығыс жоғары көз тогымен сәйкес келуі керек. Егер екі қосынды да басқару құрылғысының шектерінде болса, онда оның осы құрылғыларға топ ретінде сол кірістерді басқаруға арналған тұрақты ток фен-оут сыйымдылығы бар, әйтпесе жоқ, өндірушінің көрсеткен фен-оут санына қарамастан. Дегенмен, кез келген беделді өндіруші үшін, егер осы ток талдауы құрылғының кірістерді басқара алмайтынын көрсетсе, фен-оут саны келіседі. Жоғары жылдамдықты сигналды ауыстыру қажет болған кезде, шығыстың, кірістердің және олардың арасындағы өткізгіштердің жоғары жиілікті кедерісі шығыстың тиімді басқару қуатын едәуір азайтуы мүмкін, және осы тұрақты ток талдауы жеткіліксіз болуы мүмкін. Төмендегі айнымалы ток фен-оутын қараңыз.

Maximum limits on fan out are usually stated for a given logic family or device in the manufacturer's datasheets. These limits assume that the driven devices are members of the same family. More complex analysis than fan in and fan out is required when two different logic families are interconnected. Fan out is ultimately determined by the maximum source and sink currents of an output and the maximum source and sink currents of the connected inputs; the driving device must be able to supply or sink at its output the sum of the currents needed or provided (depending on whether the output is a logic high or low voltage level) by all of the connected inputs, while maintaining the output voltage specifications. For each logic family, typically a "standard" input is defined by the manufacturer with maximum input currents at each logic level, and the fan out for an output is computed as the number of these standard inputs that can be driven in the worst case. (Therefore, it is possible that an output can actually drive more inputs than specified by fan out, even of devices within the same family, if the particular devices being driven sink and/or source less current, as reported on their data sheets, than a "standard" device of that family.) Ultimately, whether a device has the fan out capability to drive (with guaranteed reliability) a set of inputs is determined by adding up all the input low (max.) source currents specified on the datasheets of the driven devices, adding up all the input high (max.) sink currents of those same devices, and comparing those sums to the driving device's guaranteed maximum output low sink current and output high source current specifications, respectively. If both totals are within the driving device's limits, then it has the DC fan out capacity to drive those inputs on those devices as a group, and otherwise it doesn't, regardless of the manufacturer's given fan out number. However, for any reputable manufacturer, if this current analysis reveals that the device cannot drive the inputs, the fan out number will agree. When high speed signal switching is required, the AC impedance of the output, the inputs, and the conductors between may significantly reduce the effective drive capacity of output, and this DC analysis may not be enough. See AC Fan out below.

DC желдеткіш

Кеміл логикалық қақпаның шексіз кіріс кедергісі және нөлдік шығыс кедергісі болар еді, бұл қақпа шығысына кез келген қақпа кірісін басқаруға мүмкіндік берер еді. Дегенмен, нақты әлемдегі өндіріс технологиялары мінсіз сипаттамаларға ие болмағандықтан, қақпа шығысы келесі қақпа кірістеріне тоқ жеткізе алмайтын шекке жетеді. Осыны істеуге тырысылса, сымдағы логикалық деңгейге сәйкес келетін кернеу төмендеп, қателер туындайды. Желдеткіш – бұл шығысқа қосыла алатын кірістердің саны, олардың қажетті тоғы шығыс жеткізе алатын тоқтан асып кетпеуі керек, соның ішінде дұрыс логикалық деңгейлерді сақтау үшін. Ток мөлшері логикалық нөл және логикалық бір күйлер үшін әртүрлі болуы мүмкін, сондықтан ең төменгі желдеткішті қамтамасыз ететін жұпты таңдау қажет. Бұл математикалық түрде былай көрсетіледі:

мұндағы – ең кіші бүтін сан функциясы. Осы деректерге сүйенсек, TTL логикалық қақпалары қақпа түріне байланысты 2-ден 10-ға дейін шектеледі, ал CMOS қақпаларының DC желдеткіші практикалық тізбектерде кездесетінінен әлдеқайда жоғары болады (мысалы, NXP Semiconductor компаниясының HEF4000 сериялы CMOS микросхемаларының 25 °C және 15 В спецификациясы 34 000 желдеткішті көрсетеді).

АВ желдеткіш

Дегенмен, нақты қақпалардың кірісінде сыйымдылықтан өзге, қуат көзінің рельстеріне қарсылық та болады. Бұл сыйымдылық алдыңғы қақпаның шығыс сигналының өзгеруін баяулатып, оның таралу кешігуін арттырады. Осының салдарынан, дизайнер тұрақты желдеткіш санының орнына, желдеткіш саны мен таралу кешігуі арасындағы қарым-қатынасты ескереді (бұл жүйенің жалпы жылдамдығына әсер етеді). Бұл эффект TTL жүйелерінде аз байқалады, сондықтан TTL көп жылдар бойы CMOS-тан жылдамдық бойынша басымдық сақтады. Көбінесе бір сигнал (мысалы, сағат сигналы) чипте 10-нан астам элементті басқаруы керек. Қақпаның шығысын 1000 түрлі кіріске тікелей қосудың орнына, схеманы жобалаушылар ағаш құрылымын (мысалы, сағат ағашы) пайдаланудың тиімдірек екенін анықтады. Мысалы, сол қақпаның шығысы 10 буферге (немесе минималды өлшемдегі буферден 10 есе үлкен буферге) сигнал жібереді, бұл буферлер 100 басқа буферге (немесе минималды өлшемдегі буферден 100 есе үлкен буферге) сигнал жібереді, ал соңғы буферлер 1000 қажетті кіріске сигнал береді. Физикалық жобалау кезінде, кейбір VLSI жобалау құралдары сигналдың сапасын жақсарту мақсатында буферлерді қосуды автоматтандырады. Сол сияқты, 64 биттік ALU-да Z флагын жасау үшін 64 шығыс битін бір 64 кірісті NOR қақпасына қосудың орнына, схеманы жобалаушылар ағаш құрылымын пайдаланудың тиімдірек екенін анықтады, мысалы, Z флагын 8 кірісті NOR қақпасы жасап, оның әр кірісін 8 кірісті OR қақпасы жасайды. Радикстік экономияға ұқсас, мұндай ағаштың жалпы кешігуін есептеу – ағаштың әр сатысының кешігуіне сатылардың жалпы санын көбейту – ағаштың әр сатысын e санымен (шамамен 2,7) өлшегенде ең төменгі кешігуді береді. Цифрлық интегралдық схемаларды жобалайтындар қажет болған жағдайда, чиптегі әрбір қақпаның кіріс және шығыс саны 2 мен 10 арасында болуын қамтамасыз ету үшін ағаштарды қосады. Сондықтан, көптеген жағдайларда динамикалық (AC) желдеткіш саны, DC желдеткіш саны емес, жылдамдық шектеуіне әсер етеді. Мысалы, микроконтроллерде адрестеу және дерек желілерінде 3 құрылғы бар делік, және микроконтроллер өзінің максималды сағаттық жиілігінде 35 пФ автобус сыйымдылығын басқара алады. Егер әрбір құрылғыда 8 пФ кіріс сыйымдылығы болса, онда тек 11 пФ іздік сыйымдылыққа рұқсат беріледі. (Баспа тізбектеріндегі маршруттар әдетте 1 дюймге 1-2 пФ сыйымдылыққа ие, сондықтан бұл жағдайда іздердің ұзындығы 5,5 дюймнан аспауы керек.) Егер бұл ұзындық талабына сәйкес келмесе, микроконтроллердің сенімді жұмыс істеуі үшін автобус жылдамдығын төмендету керек немесе схемаға жоғары ток беретін буферлік чип қосу керек. Жоғары ток жылдамдықты арттырады, себебі ток – зарядтың ағын жылдамдығы, сондықтан токтың артуы сыйымдылықты жылдам зарядтайды, ал конденсатордағы кернеу оның сыйымдылығына бөлінген зарядқа тең. Демек, токтың көп болуы кернеудің жылдам өзгеруіне әкеледі, бұл автобуста жылдам сигнал беруге мүмкіндік береді. Алайда, қазіргі заманғы құрылғылардың жоғары жылдамдығына байланысты, динамикалық желдеткіштің нақты мәнін анықтау үшін IBIS симуляциясын жүргізу қажет болуы мүмкін, өйткені көптеген деректер парақтарында динамикалық желдеткіштің мәні нақты көрсетілмейді. (Толығырақ ақпарат алу үшін сыртқы сілтемеге қараңыз.)

However, inputs of real gates have capacitance as well as resistance to the power supply rails. This capacitance will slow the output transition of the previous gate and hence increase its propagation delay. As a result, rather than a fixed fan out the designer is faced with a trade off between fan out and propagation delay (which affects the maximum speed of the overall system). This effect is less marked for TTL systems, which is one reason why TTL maintained a speed advantage over CMOS for many years. Often a single signal (as an extreme example, the clock signal) needs to drive far more than 10 things on a chip. Rather than simply wiring the output of a gate to 1000 different inputs, circuit designers have found that it runs much faster to have a tree (as an extreme example, a clock tree) – for example, have the output of that gate drive 10 buffers (or equivalently a buffer scaled 10 times as big as the minimum size buffer), those buffers drive 100 other buffers (or equivalently a buffer scaled 100 times as big as the minimum size buffer), and those final buffers to drive the 1000 desired inputs. During physical design, some VLSI design tools do buffer insertion as part of signal integrity design closure. Likewise, rather than simply wiring all 64 output bits to a single 64 input NOR gate to generate the Z flag on a 64 bit ALU, circuit designers have found that it runs much faster to have a tree – for example, have the Z flag generated by an 8 input NOR gate, and each of their inputs generated by an 8 input OR gate. Reminiscent of radix economy, one estimate for the total delay of such a tree—the total number of stages by the delay of each stage – gives an optimum (minimum delay) when each stage of the tree is scaled by e, approximately 2.7. People who design digital integrated circuits typically insert trees whenever necessary such that the fan in and fan out of each and every gate on the chip is between 2 and 10. Dynamic or AC fan out, not DC fan out is therefore the primary limiting factor in many practical cases, due to the speed limitation. For example, suppose a microcontroller has 3 devices on its address and data lines, and the microcontroller can drive 35 pF of bus capacitance at its maximum clock speed. If each device has 8 pF of input capacitance, then only 11 pF of trace capacitance is allowable. (Routing traces on printed circuit boards usually have 1 2 pF per inch so the traces in this case can be 5.5 inches long max.) If this trace length condition can't be met, then the microcontroller must be run at a slower bus speed for reliable operation, or a buffer chip with higher current drive must be inserted into the circuit. Higher current drive increases speed since ; more simply, current is rate of flow of charge, so increased current charges the capacitance faster, and the voltage across a capacitor is equal to the charge on it divided by the capacitance. So with more current, voltage changes faster, which allows faster signaling over the bus. Unfortunately, due to the higher speeds of modern devices, IBIS simulations may be required for exact determination of the dynamic fan out since dynamic fan out is not clearly defined in most datasheets. (See the external link for more information.)