Сравнивайте с английским: нажмите на абзац — оригинал откроется в окне. Кнопка EN под абзацем показывает его прямо в тексте.
Содержание
Введение
UltraSPARC — микропроцессор, разработанный Sun Microsystems и произведенный компанией Texas Instruments, представленный в середине 1995 года. Это первый микропроцессор Sun, реализующий 64-битную архитектуру набора команд SPARC V9 (ISA). Марк Тремблэй был одним из разработчиков микроархитектуры.
Microprocessor developed by Sun Microsystems
The UltraSPARC is a microprocessor developed by Sun Microsystems and fabricated by Texas Instruments, introduced in mid 1995. It is the first microprocessor from Sun to implement the 64 bit SPARC V9 instruction set architecture (ISA). Marc Tremblay was a co microarchitect.
Микроархитектура
UltraSPARC — это четырехвыпускной сверхскалярный микропроцессор, выполняющий инструкции последовательно. Он включает девятиступенчатый целочисленный конвейер.
The UltraSPARC is a four issue superscalar microprocessor that executes instructions in in order. It includes a nine stage integer pipeline.
Функциональные единицы
Устройства выполнения были упрощены по сравнению с SuperSPARC для достижения более высоких тактовых частот. Примером упрощения является то, что АЛУ не были объединены каскадно, в отличие от SuperSPARC, чтобы избежать ограничения тактовой частоты. Регистр целых чисел содержит 32 64-битных элемента. Поскольку в SPARC ISA используются окна регистров, и в UltraSPARC их восемь, фактическое количество регистров составляет 144. Регистр имеет семь портов для чтения и три порта для записи. Регистровый файл целых чисел предоставляет регистры двум арифметико-логическим устройствам и блоку загрузки/сохранения. Оба АЛУ могут выполнять арифметические, логические и сдвиговые инструкции, но только одно может выполнять инструкции умножения и деления. Устройство с плавающей точкой состоит из пяти функциональных блоков. Один выполняет сложение и вычитание чисел с плавающей запятой, один – умножение, один – деление и извлечение квадратного корня. Два блока предназначены для выполнения SIMD-инструкций, определенных набором визуальных инструкций (VIS). Регистровый файл с плавающей запятой содержит тридцать два 64-битных регистра. Он имеет пять портов для чтения и три порта для записи.
The execution units were simplified relative to the SuperSPARC to achieve higher clock frequencies an example of a simplification is that the ALUs were not cascaded, unlike the SuperSPARC, to avoid restricting clock frequency. The integer register file has 32 64 bit entries. As the SPARC ISA uses register windows, of which the UltraSPARC has eight, the actual number of registers is 144. The register file has seven read and three write ports. The integer register file provides registers to two arithmetic logic units and the load/store unit. The two ALUs can both execute arithmetic, logic and shift instructions but only one can execute multiply and divide instructions. The floating point unit consists of five functional units. One executes floating point adds and subtracts, one multiplies, one divides and square roots. Two units are for executing SIMD instructions defined by the Visual Instruction Set (VIS). The floating point register file contains thirty two 64 bit registers. It has five read ports and three write ports.
Кэш-память
У UltraSPARC имеется два уровня кэша – первичный и вторичный. Существует два первичных кэша: один для инструкций и один для данных. Оба имеют объём 16 КБ. Для UltraSPARC требовался обязательный внешний вторичный кэш. Этот кэш является унифицированным, имеет объём от 512 КБ до 4 МБ и использует прямое отображение. Он способен выдавать данные за один цикл. Внешний кэш реализован на синхронных SRAM, работающих на той же частоте, что и микропроцессор, так как поддержка коэффициентов не предусмотрена. Доступ к нему осуществляется через шину данных.
The UltraSPARC has two levels of cache, primary and secondary. There are two primary caches, one for instructions and one for data. Both have a capacity of 16 KB. The UltraSPARC required a mandatory external secondary cache. The cache is unified, has a capacity of 512 KB to 4 MB and is direct mapped. It can return data in a single cycle. The external cache is implemented with synchronous SRAMs clocked at the same frequency as the microprocessor, as ratios were not supported. It is accessed via the data bus.
Изготовление
В ней содержалось 3,8 миллиона транзисторов. Он был изготовлен по технологии EPIC 3 компании Texas Instruments – 0,5 мкм комплементарной металл-оксид-полупроводниковой (CMOS) технологии с четырьмя уровнями металлизации. UltraSPARC не был изготовлен по технологии BiCMOS, так как компания Texas Instruments посчитала, что она плохо масштабируется до 0,5 мкм и не обеспечивает существенного прироста производительности. Эта технология была отработана на цифровом сигнальном процессоре (DSP) MVP компании TI, с некоторыми отличиями, такими как три уровня металлизации вместо четырех и технологический размер 0,55 мкм, прежде чем была использована для производства UltraSPARC, чтобы избежать повторения проблем, возникших при производстве SuperSPARC.
It contained 3.8 million transistors. It was fabricated in Texas Instruments' EPIC 3 process, a 0.5 μm complementary metal–oxide–semiconductor (CMOS) process with four levels of metal. The UltraSPARC was not fabricated in a BiCMOS process as Texas Instruments claimed it did not scale well to 0.5 μm processes and offered little performance improvement. The process was perfected on TI's MVP digital signal processor (DSP) with some features missing such as three levels of metal instead of four and a 0.55 feature size, before it was used to fabricate the UltraSPARC to avoid a repeat of the fabrication problems encountered with SuperSPARC.
Пакет
UltraSPARC поставляется в корпусе с 521 контактами в виде пластиковой шариковой решетки (PBGA).
The UltraSPARC is packaged in a 521 contact plastic ball grid array (PBGA).