Тестирование кремниевых пластин: методы и оборудование.

Введение

Испытание пластин – это этап, выполняемый в процессе изготовления полупроводниковых приборов после завершения процесса бэк-энд-оф-лайн (BEOL). На этом этапе, предшествующем подготовке пластины к разделению на кристаллы, все отдельные интегральные схемы на пластине тестируются на наличие функциональных дефектов путем подачи специальных тестовых сигналов. Испытание пластин выполняется с помощью оборудования, называемого пластинковым зондом. Этот процесс может называться по-разному: наиболее распространенные термины – финальное тестирование пластин (WFT), электронная сортировка кристаллов (EDS) и зондирование схем (CP).

Зонд для вафелей

Пробочный зонд – это машина, используемая для проверки интегральных схем на соответствие заданной функциональности. Это ручное или автоматическое тестовое оборудование. Для электрического тестирования набор микроскопических контактов или зондов, называемый зондовой картой, удерживается на месте, в то время как пластина, зафиксированная вакуумом на винтовом столике, подводится к электрическому контакту. После того как кристалл (или набор кристаллов) был электрически протестирован, пробочный зонд перемещает пластину к следующему кристаллу (или набору) и начинается следующий тест. Пробочный зонд обычно отвечает за загрузку и выгрузку пластин из их упаковщика (или кассеты) и оснащен оптикой автоматического распознавания образов, способной выровнять пластину с достаточной точностью для обеспечения точной регистрации между контактными площадками на пластине и наконечниками зондов. Для современных многокристальных корпусов, таких как корпуса с укладкой чипов (SCSP) или система в корпусе (SiP), разработка бесконтактных (RF) зондов для идентификации известных протестированных кристаллов (KTD) и известных исправных кристаллов (KGD) имеет решающее значение для повышения общей производительности системы. Пробочный зонд также тестирует любые тестовые схемы на линиях раскроя пластины. Некоторые компании получают большую часть информации о производительности устройства из этих тестовых структур. Когда все тестовые шаблоны пройдены для конкретного кристалла, его положение запоминается для последующего использования при упаковке ИС. Иногда кристалл имеет внутренние резервные ресурсы для восстановления (например, ИС с флэш-памятью); если он не проходит некоторые тестовые шаблоны, эти резервные ресурсы могут быть использованы. Если резервирование неисправного кристалла невозможно, кристалл считается дефектным и отбрасывается. Непрошедшие схемы обычно маркируются небольшой точкой чернил в центре кристалла, или информация о прохождении/непрохождении сохраняется в файле, называемом картой пластины. Эта карта классифицирует прошедшие и не прошедшие кристаллы, используя бины. Бин определяется как исправный или неисправный кристалл. Эта карта пластины затем отправляется в процесс прикрепления кристаллов, который выбирает только прошедшие схемы, выбирая номер бина с исправными кристаллами. Процесс, при котором для маркировки неисправных кристаллов не используется точка чернил, называется картографированием подложки. При использовании точек чернил системы машинного зрения на последующем оборудовании для обработки кристаллов могут дисквалифицировать кристалл, распознавая точку чернил. В некоторых очень специфических случаях кристалл, который проходит некоторые, но не все тесты, все еще может быть использован как продукт, обычно с ограниченной функциональностью. Наиболее распространенным примером является микропроцессор, для которого функциональна только часть кэш-памяти на кристалле. В этом случае процессор иногда все еще можно продать как более дешевую модель с меньшим объемом памяти и, следовательно, более низкой производительностью. Кроме того, когда выявлены неисправные кристаллы, кристаллы из неисправного бина могут быть использованы производственным персоналом для настройки сборочной линии. Содержание всех тестовых шаблонов и последовательность их применения к интегральной схеме называется тестовой программой. После упаковки ИС упакованный чип снова тестируется на этапе тестирования ИС, обычно с использованием тех же или очень похожих тестовых шаблонов. Поэтому может показаться, что тестирование пластин является ненужным, избыточным шагом. На самом деле это обычно не так, поскольку удаление дефектных кристаллов экономит значительные затраты на упаковку неисправных устройств. Однако, когда производственный выход настолько высок, что тестирование пластин обходится дороже, чем стоимость упаковки дефектных устройств, этап тестирования пластин можно пропустить, и кристаллы будут подвергаться слепой сборке.

A wafer prober is a machine used for integrated circuits verification against designed functionality. It's either manual or automatic test equipment. For electrical testing a set of microscopic contacts or probes called a probe card are held in place whilst the wafer, vacuum mounted on a wafer chuck, is moved into electrical contact. When a die (or array of dice) have been electrically tested the prober moves the wafer to the next die (or array) and the next test can start. The wafer prober is usually responsible for loading and unloading the wafers from their carrier (or cassette) and is equipped with automatic pattern recognition optics capable of aligning the wafer with sufficient accuracy to ensure accurate registration between the contact pads on the wafer and the tips of the probes. For today's multi die packages such as stacked chip scale package (SCSP) or system in package (SiP) – the development of non contact (RF) probes for identification of known tested die (KTD) and known good die (KGD) are critical to increasing overall system yield. The wafer prober also exercises any test circuitry on the wafer scribe lines. Some companies get most of their information about device performance from these scribe line test structures. When all test patterns pass for a specific die, its position is remembered for later use during IC packaging. Sometimes a die has internal spare resources available for repairing (i. e. flash memory IC); if it does not pass some test patterns these spare resources can be used. If redundancy of failed die is not possible the die is considered faulty and is discarded. Non passing circuits are typically marked with a small dot of ink in the middle of the die, or the information of passing/non passing is stored in a file, named a wafermap. This map categorizes the passing and non passing dies by making use of bins. A bin is then defined as a good or bad die. This wafermap is then sent to the die attachment process which then only picks up the passing circuits by selecting the bin number of good dies. The process where no ink dot is used to mark the bad dies is named substrate mapping. When ink dots are used, vision systems on subsequent die handling equipment can disqualify the die by recognizing the ink dot. In some very specific cases, a die that passes some but not all test patterns can still be used as a product, typically with limited functionality. The most common example of this is a microprocessor for which only one part of the on die cache memory is functional. In this case, the processor can sometimes still be sold as a lower cost part with a smaller amount of memory and thus lower performance. Additionally when bad dies have been identified, the die from the bad bin can be used by production personnel for assembly line setup. The contents of all test patterns and the sequence by which they are applied to an integrated circuit are called the test program. After IC packaging, a packaged chip will be tested again during the IC testing phase, usually with the same or very similar test patterns. For this reason, it may be thought that wafer testing is an unnecessary, redundant step. In reality this is not usually the case, since the removal of defective dies saves the considerable cost of packaging faulty devices. However, when the production yield is so high that wafer testing is more expensive than the packaging cost of defect devices, the wafer testing step can be skipped altogether and dies will undergo blind assembly.