Введение

Тип компьютерного сетевого соединения

Интерфейс независимый от среды передачи (MII) первоначально был определен как стандартный интерфейс для подключения блока управления доступом к среде (MAC) Fast Ethernet (т.е. 100 Мбит/с) к чипу PHY. MII стандартизован IEEE 802.3u и соединяет различные типы PHY с MAC. Независимость от среды передачи означает, что различные типы PHY-устройств для подключения к различным средам (т.е. витая пара, оптоволокно и т.д.) могут использоваться без перепроектирования или замены аппаратного обеспечения MAC. Таким образом, любой MAC может использоваться с любым PHY, независимо от среды передачи сетевого сигнала. MII может использоваться для подключения MAC к внешнему PHY с помощью подключаемого разъема или непосредственно к чипу PHY на той же печатной плате. На старых ПК разъем CNR типа B передавал сигналы MII. Сетевые данные на интерфейсе формируются в кадры в соответствии со стандартом IEEE Ethernet, включающие преамбулу, разделитель начала кадра, заголовки Ethernet, данные, специфичные для протокола, и контрольную сумму CRC. Изначально MII передавал сетевые данные, используя 4-битные полубайты в каждом направлении (4 бита для передачи данных, 4 бита для приема данных). Тактирование данных осуществлялось на частоте 25 МГц для достижения пропускной способности 100 Мбит/с. Изначальная конструкция MII была расширена для поддержки уменьшенного количества сигналов и увеличения скорости передачи. Существуют следующие варианты:

Интерфейс независимый от среды передачи с уменьшенным количеством сигналов (RMII)
Гигабитный интерфейс независимый от среды передачи (GMII)
Гигабитный интерфейс независимый от среды передачи с уменьшенным количеством сигналов (RGMII)
Последовательный интерфейс независимый от среды передачи (SMII)
Последовательный гигабитный интерфейс независимый от среды передачи (SGMII)
Высокоскоростной последовательный гигабитный интерфейс независимый от среды передачи (HSGMII)
Четырехканальный последовательный гигабитный интерфейс независимый от среды передачи (QSGMII)
10-гигабитный интерфейс независимый от среды передачи (XGMII)

Шина последовательного ввода/вывода данных управления (MDIO) является подмножеством MII, используемым для передачи управляющей информации между MAC и PHY. При включении питания, с использованием автоматической настройки, PHY обычно адаптируется к подключенному устройству, если настройки не изменены через интерфейс MDIO.

Уровни сигнала

Логические уровни TTL используются для логики 5 В или 3,3 В. Порог высокого уровня входного сигнала составляет 2,0 В, а низкого – 0,8 В. В спецификации указано, что входы должны быть устойчивы к 5 В, однако некоторые популярные микросхемы с интерфейсами RMII не рассчитаны на напряжение 5 В. Более новые устройства могут поддерживать логику 2,5 В и 1,8 В. Сигналы RMII рассматриваются как сосредоточенные, а не как линии передачи. Тем не менее, версия стандарта MII от IEEE определяет волновое сопротивление трассы в 68 Ом. National рекомендует использовать трассы с волновым сопротивлением 50 Ом с последовательными завершающими резисторами 33 Ом как для режима MII, так и для RMII, чтобы уменьшить отражения. National также рекомендует, чтобы длина трасс не превышала 0,15 м и была согласована в пределах 0,05 м для минимизации перекоса.

Сигналы передатчика

Название сигнала Описание GTXCLK Тактовый сигнал для гигабитных сигналов TX (125 МГц) TXCLK Тактовый сигнал для сигналов 10/100 Мбит/с TXD[7:0] Передаваемые данные TXEN Разрешение передатчика TXER Ошибка передатчика (используется для преднамеренной порчи пакета, при необходимости)

Имеется два тактовых сигнала передатчика. Выбор используемого сигнала зависит от того, работает ли PHY на гигабитной скорости или на скорости 10/100 Мбит/с. При гигабитной работе GTXCLK подается на PHY, а сигналы TXD, TXEN, TXER синхронизированы с ним. При работе на скорости 10 или 100 Мбит/с TXCLK генерируется PHY и используется для синхронизации этих сигналов. Он работает на частоте 25 МГц для соединений 100 Мбит/с или 2,5 МГц для соединений 10 Мбит/с. В отличие от этого, приемник использует единственный тактовый сигнал, восстановленный из входящего потока данных.

Сигналы приемника

Название сигнала Описание RXCLK Принятый тактовый сигнал (восстановленный из входящего потока данных) RXD[7:0] Принятые данные RXDV Указывает на действительность принятых данных RXER Указывает на наличие ошибок в принятых данных COL Обнаружение коллизий (только для полудуплексных соединений) CS Контроль несущей (только для полудуплексных соединений)

Сигналы управления

Название сигнала Описание Часы интерфейса управления MDC MDIO Интерфейс управления I/O двунаправленный пин. Интерфейс управления контролирует поведение PHY. Он имеет тот же набор регистров, что и MII, за исключением того, что регистр №15 является регистром расширенного статуса. Сигнал RX CTL передает RXDV (данные действительны) на нарастающем фронте и (RXDV XOR RXER) на спадающем фронте. Сигнал TX CTL аналогично передает TXEN на нарастающем фронте и (TXEN XOR TXER) на спадающем фронте. Это справедливо как для 1000 Мбит/с, так и для 10/100 Мбит/с. Сигнал тактирования передачи всегда обеспечивается MAC на линии TXC. Сигнал тактирования приема всегда обеспечивается PHY на линии RXC. Используется синхронизация по источнику: тактовый сигнал, который выдается (как PHY, так и MAC), синхронизирован с сигналами данных. Это требует, чтобы печатная плата была спроектирована таким образом, чтобы добавлять задержку 1,5–2 нс к тактовому сигналу для обеспечения времени установки и удержания на принимающем устройстве. RGMII v2.0 определяет дополнительную внутреннюю задержку, устраняя необходимость добавления задержки конструктором печатной платы; это известно как RGMII ID. + Сигналы RGMII Название сигнала Описание Направление TXC Тактовый сигнал MAC к PHY TXD[3:0] Данные для передачи MAC к PHY TX CTL Мультиплексирование разрешения передачи и ошибки передачи MAC к PHY RXC Принятый тактовый сигнал (восстановленный из входящих принятых данных) PHY к MAC RXD[3:0] Принятые данные PHY к MAC RX CTL Мультиплексирование индикации действительности принятых данных и ошибки приемника PHY к MAC MDC Часы интерфейса управления MAC к PHY MDIO Интерфейс управления I/O Двунаправленный RGMII версия 1.3 использует 2.5V CMOS, в то время как RGMII версия 2 использует 1.5V HSTL.

Серийный гигабитный интерфейс, независимый от носителей

Серийный гигабитный независимый интерфейс (SGMII) является вариантом MII, используемым для Gigabit Ethernet, но также может передавать данные Ethernet со скоростью 10/100 Мбит/с. Он использует дифференциальные пары с тактовой частотой 625 МГц DDR для передачи и приема данных (TX и RX), а также для тактовых сигналов передачи и приема. В отличие от GMII, он характеризуется низким энергопотреблением и небольшим количеством контактов благодаря кодированию 8b/10b в SerDes. Для передачи и приема данных используется по одной дифференциальной паре для данных и по одной для тактового сигнала. Тактовые сигналы TX/RX должны генерироваться на выходе устройства, но на входе устройства они являются необязательными (вместо этого может использоваться схема восстановления тактовой частоты). Передача данных Ethernet со скоростью 10/100 Мбит/с осуществляется путем повторения данных в 100/10 раз соответственно, поэтому тактовая частота всегда составляет 625 МГц.

Высокосерйный гигабитный независимый интерфейс

Высокоскоростной последовательный гигабитный независимый интерфейс (HSGMII) функционально аналогичен SGMII, но поддерживает скорости передачи данных до 2,5 Гбит/с.

Серийный четырехгигабитный интерфейс, независимый от носителей

Квадричный последовательный гигабитный независимый интерфейс (QSGMII) — это способ объединения четырех линий SGMII в интерфейс со скоростью 5 Гбит/с. Как и SGMII, QSGMII использует дифференциальную сигнализацию с низкой амплитудой (LVDS) для передачи данных TX и RX, а также один дифференциальный тактовый сигнал LVDS. QSGMII требует значительно меньшего количества сигнальных линий, чем четыре отдельных соединения SGMII.

10 гигабитный интерфейс, независимый от носителей

10-гигабитный независимый интерфейс (XGMII) — это стандарт, определённый в IEEE 802.3, предназначенный для подключения полнодуплексных 10-гигабитных Ethernet (10GbE) портов друг к другу и к другим электронным устройствам на печатной плате (PCB). В настоящее время он обычно используется для внутричиповых соединений. Соединения на печатных платах в настоящее время в основном реализуются с помощью XAUI. XGMII включает в себя два 32-битных канала передачи данных (Rx и Tx) и два четырехбитных канала управления (Rxc и Txc), работающих на частоте 156,25 МГц DDR (312,5 МТ/с).