Введение

Дифференциальная цифровая логика семейства

Логика с токовым режимом (CML), или логика с соединением по истоку (SCL), — это стиль цифрового проектирования, используемый как для логических элементов, так и для передачи цифровых сигналов на уровне платы. Основной принцип CML заключается в том, что ток от генератора постоянного тока направляется по одному из двух альтернативных путей в зависимости от того, представляется ли логический ноль или логическая единица. Обычно генератор подключен к истокам пары дифференциальных полевых транзисторов, а двумя путями являются их стоки. Биполярная эквивалентная логика с эмиттерным соединением (ECL) работает аналогично, при этом выходной сигнал снимается с коллекторов биполярных транзисторов. Как дифференциальное межсоединение на уровне печатной платы, она предназначена для передачи данных со скоростью от 312,5 Мбит/с до 3,125 Гбит/с по стандартным печатным платам. Передача осуществляется по принципу «точка-точка», в одном направлении и обычно завершается в пункте назначения резисторами 50 Ом к Vcc на обеих дифференциальных линиях. CML часто используется в интерфейсах с волоконно-оптическими компонентами. Основное различие между CML и ECL как технологией связи заключается в выходном импедансе драйвера: эмиттерный повторитель ECL имеет низкое сопротивление около 5 Ом, в то время как CML подключается к стокам управляющих транзисторов, которые имеют высокий импеданс, поэтому импеданс сети подтяжки/сброса (обычно 50 Ом резистивный) является эффективным выходным импедансом. Согласование этого импеданса драйвера с характеристическим импедансом линии передачи значительно снижает нежелательные колебания. Сигналы CML также оказались полезными для соединений между модулями. CML является физическим уровнем, используемым в видеоинтерфейсах DVI, HDMI и FPD Link III, а также в интерфейсах между контроллером дисплея и монитором. Кроме того, CML широко используется в высокоскоростных интегрированных системах, таких как последовательные приемопередатчики данных и синтезаторы частоты в телекоммуникационных системах.

Операция

Быстрая работа схем CML обусловлена главным образом меньшим размахом выходного напряжения по сравнению со статическими схемами CMOS, а также очень быстрым переключением тока во входной дифференциальной паре транзисторов. Одним из основных требований схемы логики с токовым режимом является то, что транзистор, задающий ток смещения, должен оставаться в режиме насыщения для поддержания постоянного тока.

Ультра-низкая мощность

В последнее время CML используется в приложениях с ультранизким энергопотреблением. Исследования показывают, что, хотя ток утечки в обычных статических схемах CMOS становится серьезной проблемой при снижении энерговыделения, хороший контроль потребления тока в CML делает их очень подходящим кандидатом для использования при крайне низком энергопотреблении. Эта схема называется субпороговой CML или субпороговой логикой с общим истоком (STSCL).

System Interface Level 5 (SxI 5): Общие электрические характеристики для параллельных интерфейсов со скоростью 2,488 – 3,125 Гбит/с. OIF, октябрь 2002 г. TFI 5: Соглашение о реализации интерфейса TDM "Ткань-фреймер". OIF, 16 сентября 2003 г. Введение в LVDS, PECL и CML, Maxim, https://pdfserv.maximintegrated.com/en/an/AN291.pdf
http://www.ee.iitm.ac.in/~nagendra/videolectures/doku.php?id=ee685:start
Интерфейс между уровнями LVPECL, VML, cml и LVDS, http://focus.ti.com/lit/an/slla120/slla120.pdf
Для получения более подробной информации об автоматизации проектирования и проектировании CML-схем с низким энергопотреблением см.: http://lsm.epfl.ch