Кіріспе

Дифференциалдық цифрлық логика отбасы

Ток режиміндегі логика (CML) немесе көздік жалғастырылған логика (SCL) – логикалық қақпалар үшін де, цифрлық деректерді тақта деңгейінде цифрлық сигналдау үшін де қолданылатын цифрлық дизайн стилі. CML-дің негізгі принципі – тұрақты ток генераторынан шығатын ток, логикалық нөл немесе логикалық бір көрсетілуіне байланысты екі баламалы жолдың арасында бағытталады. Әдетте, генератор дифференциалдық FET-тер жұбының екі көзіне қосылады, ал екі жол олардың екі ағыны болып табылады. Биполярлы эквиваленті – эмитерлік жалғастырылған логика (ECL), оның жұмысы ұқсас, бірақ шығыс BJT транзисторларының коллекторларынан алынады. Дифференциалдық басылған плата (PCB) деңгейіндегі өзара байланыс ретінде, ол стандартты басылған платалар арқылы 312,5 Мбит/с және 3,125 Гбит/с арасындағы жылдамдықпен деректерді беруге арналған. Беріліс нүктеден нүктеге, бір бағытты болып келеді және әдетте екі дифференциалдық сызықтағы 50 Омдық резисторлармен Vcc-ге жалғастырылады. CML жиі оптикалық талшық компоненттеріне арналған интерфейстерде қолданылады. CML және ECL арасындағы негізгі айырмашылық – драйверлік сатының шығыс кедергісі: ECL-дің эмиттерлік жалғастырғышы шамамен 5 Омдық төмен кедергіге ие, ал CML жоғары кедергіге ие басқару транзисторларының ағындарына қосылады, сондықтан кері байланыс желісінің кедергісі (әдетте 50 Омдық резистивті) тиімді шығыс кедергісі болып табылады. Осы басқару кедергісін басқарылатын беру желісінің сипаттамалық кедергісіне жақын келтіру артық дыбыстың пайда болуын едәуір азайтады. CML сигналдары модульдер арасындағы байланыс үшін де пайдалы. CML – DVI, HDMI және FPD Link III бейне байланыстарында, дисплей контроллері мен монитор арасындағы интерфейстерде қолданылатын физикалық қабат. Сонымен қатар, CML телекоммуникация жүйелеріндегі сериялық деректерді қабылдағыштар және жиілік синтезаторлары сияқты жоғары жылдамдықты интеграцияланған жүйелерде кеңінен қолданылады.

Операция

CML схемаларының жоғары жылдамдығы негізінен статикалық CMOS схемаларымен салыстырғанда олардың кішкентай шығыс кернеуінің өзгеруімен, сондай-ақ кіріс дифференциалдық жұп транзисторларында болатын өте жылдам ток ауысуымен байланысты. Ток режиміндегі логикалық схеманың басты талаптарының бірі – ток түзету транзисторы тұрақты токты сақтау үшін қанығу режимінде жұмыс істеуі керек.

Өте төмен қуат

Соңғы уақытта CML өте төмен қуатты қолданбаларда қолданылуда. Зерттеулер көрсетіп тұрғандай, дәстүрлі статикалық CMOS тізбектеріндегі ағынның артуы энергияны азайтуда маңызды қиындыққа айналып отыр, бірақ CML тогын жақсы басқару оларды өте төмен қуатты пайдалану үшін өте жақсы кандидат етеді. Бұл субпороголық CML немесе субпороголық көздік байланысты логика (STSCL) деп аталады.

Жүйелік интерфейс деңгейі 5 (SxI 5): 2.488 – 3.125 Гбит/с параллель интерфейстер үшін ортақ электрлік сипаттамалар. OIF, 2002 жылғы қазан. TFI 5: TDM матадан фреймерге интерфейсті іске асыру келісімі. OIF, 2003 жылғы 16 қыркүйек. LVDS, PECL және CML-ге кіріспе, Maxim, https://pdfserv.maximintegrated.com/en/an/AN291.pdf
http://www.ee.iitm.ac.in/~nagendra/videolectures/doku.php?id=ee685:start
LVPECL, VML, cml және LVDS деңгейлері арасындағы интерфейс, http://focus.ti.com/lit/an/slla120/slla120.pdf
CML тізбектерін жобалауды автоматтандыру және төмен қуатты жобалау туралы толық ақпарат алу үшін: http://lsm.epfl.ch