Сравнивайте с английским: нажмите на абзац — оригинал откроется в окне. Кнопка EN под абзацем показывает его прямо в тексте.
Введение
Микроархитектура процессора Intel
Intel processor microarchitecture
Микроархитектура P6 — это шестое поколение микроархитектуры Intel x86, реализованное в микропроцессоре Pentium Pro, представленном в ноябре 1995 года. Её часто называют i686. Изначально планировалось, что её сменит микроархитектура NetBurst, использованная в Pentium 4 в 2000 году, но она была возрождена для линейки микропроцессоров Pentium M. Преемником варианта P6, использованного в Pentium M, является микроархитектура Core, которая, в свою очередь, также основана на P6. P6 применялась в основных продуктах Intel от Pentium Pro до Pentium III и была широко известна низким энергопотреблением, высокой производительностью в целочисленных операциях и относительно высоким числом инструкций на такт (IPC).
The P6 microarchitecture is the sixth generation Intel x86 microarchitecture, implemented by the Pentium Pro microprocessor that was introduced in November 1995. It is frequently referred to as i686. It was planned to be succeeded by the NetBurst microarchitecture used by the Pentium 4 in 2000, but was revived for the Pentium M line of microprocessors. The successor to the Pentium M variant of the P6 microarchitecture is the Core microarchitecture which in turn is also derived from P6. P6 was used within Intel's mainstream offerings from the Pentium Pro to Pentium III, and was widely known for low power consumption, excellent integer performance, and relatively high instructions per cycle (IPC).
Преемник
27 июля 2006 года была запущена микроархитектура Core, производная от P6, в виде процессора Core 2. Впоследствии под брендами Core 2, Xeon, Pentium и Celeron были выпущены другие процессоры на базе микроархитектуры Core. Микроархитектура Core стала последней основной линейкой процессоров Intel, использующей FSB; все последующие процессоры Intel, основанные на Nehalem и более поздних микроархитектурах Intel, оснащены интегрированным контроллером памяти и шиной QPI или DMI для связи с остальной системой. Улучшения по сравнению с процессорами Intel Core включали в себя:
On July 27, 2006, the Core microarchitecture, a derivative of P6, was launched in form of the Core 2 processor. Subsequently, more processors were released with the Core microarchitecture under Core 2, Xeon, Pentium and Celeron brand names. The Core microarchitecture is Intel's final mainstream processor line to use FSB, with all later Intel processors based on Nehalem and later Intel microarchitectures featuring an integrated memory controller and a QPI or DMI bus for communication with the rest of the system. Improvements relative to the Intel Core processors were:
14-ступенчатый конвейер команд, обеспечивающий более высокую тактовую частоту. Поддержка SSE4.1 для всех моделей Core 2, изготовленных по 45-нм техпроцессу. Поддержка 64-битной архитектуры x86 64, ранее реализованная только в процессорах Prescott – последней архитектурной итерации Pentium 4. Увеличение скорости FSB в диапазоне от 533 МТ/с до 1600 МТ/с. Увеличенный размер кэша L2, от 1 МБ до 12 МБ (процессоры Core 2 Duo используют общий кэш L2, а в процессорах Core 2 Quad половина общего объема кэша выделяется каждой паре ядер). Динамическое снижение частоты системной шины (в некоторых мобильных моделях), при котором скорость FSB уменьшается вдвое, что, соответственно, снижает и скорость процессора вдвое. Это переводит процессор в режим пониженного энергопотребления, называемый режимом сверхнизкой частоты, что способствует увеличению времени автономной работы. Технология динамического ускорения для некоторых мобильных процессоров Core 2 Duo и технология двойного динамического ускорения для мобильных процессоров Core 2 Quad. Технология динамического ускорения позволяет процессору разгонять одно ядро, отключая другое. В технологии двойного динамического ускорения отключаются два ядра и разгоняются два других. Эта функция активируется, когда приложение использует только одно ядро для Core 2 Duo или до двух ядер для Core 2 Quad. Разгон осуществляется путем увеличения множителя тактовой частоты на 1. Несмотря на то, что все эти чипы технически являются производными от Pentium Pro, архитектура претерпела несколько радикальных изменений с момента своего создания.
A 14 stage instruction pipeline that allows for higher clock speeds. SSE4.1 support for all Core 2 models manufactured at a 45 nm lithography. Support for the 64 bit x86 64 architecture, which was previously only offered by Prescott processors, the Pentium 4 last architectural installment. Increased FSB speed, ranging from 533 MT/s to 1600 MT/s. Increased L2 cache size, with the L2 cache size ranging from 1 MB to 12 MB (Core 2 Duo processors use a shared L2 cache while Core 2 Quad processors having half of the total cache is shared by each core pair). Dynamic Front Side Bus Throttling (some mobile models), where the speed of the FSB is reduced in half, which by extension reduces the processor's speed in half. Thus the processor goes to a low power consumption mode called Super Low Frequency Mode that helps extend battery life. Dynamic Acceleration Technology for some mobile Core 2 Duo processors, and Dual Dynamic Acceleration Technology for mobile Core 2 Quad processors. Dynamic Acceleration Technology allows the CPU to overclock one processor core while turning off the one. In Dual Dynamic Acceleration Technology two cores are deactivated and two cores are overclocked. This feature is triggered when an application only uses a single core for Core 2 Duo or up to two cores for Core 2 Quad. The overclocking is performed by increasing the clock multiplier by 1. While all these chips are technically derivatives of the Pentium Pro, the architecture has gone through several radical changes since its inception.