Логическая схема Исключающее ИЛИ (XOR)

Введение

Логический элемент XOR – цифровой логический элемент (например, SN7486 или CD4030B). + Элемент XOR – таблица истинности. Вход Выход A B A XOR B

Элемент XOR (иногда EOR или EXOR, произносится как Exclusive OR) – это цифровой логический элемент, выдающий истинный (1 или HIGH) сигнал, когда число истинных входов нечетно. Элемент XOR реализует логическую операцию исключающего ИЛИ; то есть, истинный выход получается, если ровно один из входов истинен. Если оба входа ложны (0/LOW) или оба истинны, выход будет ложным. XOR представляет функцию неравенства, то есть выход истинен, если входы различны, и ложен в противном случае. Легко запомнить XOR по принципу: "должен быть один или другой, но не оба". Элемент XOR может служить "программируемым инвертором", где один вход определяет, инвертировать другой вход или оставить его без изменений. Таким образом, он функционирует как инвертор (НЕ элемент), который может быть активирован или деактивирован переключателем. XOR также можно рассматривать как сложение по модулю 2. В результате, элементы XOR используются для реализации двоичного сложения в компьютерах. Полусумматор состоит из элементов XOR и AND. Этот элемент также используется в схемах вычитания и сравнения. Алгебраические выражения A ⊕ B, A'B + AB', или A ≠ B представляют элемент XOR с входами A и B. Поведение XOR обобщено в таблице истинности, представленной справа.

Реализация

Элемент XOR чаще всего реализуется с использованием схем на МОП-транзисторах. Некоторые из этих реализаций включают:

И-О-Инвертировать

Врата XOR могут быть реализованы с помощью логики AOI.

Ворота передачи

Врата XOR также могут быть реализованы с использованием передающих ворот с логикой прохождения. Эта реализация использует два передающих ворот и два инвертора, не показанных на схеме, для генерации , в общей сложности восемь транзисторов, на четыре меньше, чем в предыдущей конструкции. Функция XOR реализуется путем передачи на выход инвертированного значения A, когда B высокий, и значения A, когда B находится в логическом низком состоянии. Когда оба входа низкие, передающий ворот внизу выключен, а верхний включен и пропускает A, который низкий, поэтому выход низкий. Когда оба высоких, активен только нижний ворот и пропускает инвертированное значение A, и поскольку A высокий, выход снова будет низким. Аналогично, если B остается высоким, но A низкий, выход будет , что соответствует ожидаемому высокому уровню, а если B низкий, но A высокий, значение A проходит и выход высокий, завершая таблицу истинности для XOR-вентиля. Компромисс по сравнению с предыдущей реализацией заключается в том, что поскольку передающие ворот не являются идеальными переключателями, они имеют сопротивление, поэтому, в зависимости от силы входного сигнала, их каскадное соединение может ухудшить выходные уровни. Два самых левых транзистора, упомянутые выше, выполняют оптимизированную условную инверсию A, когда B находится в логическом высоком состоянии, используя логику прохождения для уменьшения количества транзисторов, а когда B находится в логическом низком состоянии, их выход находится в состоянии высокого импеданса. Два средних транзистора образуют передающий ворот, который устанавливает выход на значение A, когда B находится в логическом низком состоянии, а два правых транзистора формируют инвертор, необходимый для генерации , используемый передающим ворот и схемой логики прохождения. Как и в предыдущей реализации, следует учитывать прямое соединение входов с выходами через транзисторы проходных ворот или через два самых левых транзистора, особенно при их каскадном соединении. 4030: Четырехканальные двухвходные XOR-вентили CMOS. 7486: TTL четырехканальные двухвходные XOR-вентили. Если логический вентиль должен принимать три или более входов и выдавать истинный выход, если только один из этих входов истинен, то он фактически будет детектором одного активного сигнала (и это действительно относится только к двум входам). Однако на практике это редко реализуется таким образом. Чаще всего последующие входы рассматриваются как применяемые через каскад бинарных операций исключающего ИЛИ: первые два сигнала подаются на XOR-вентиль, затем выход этого вентиля подается на второй XOR-вентиль вместе с третьим сигналом и так далее для любых оставшихся сигналов. В результате получается схема, которая выдает 1, когда количество 1 на входах нечетное, и 0, когда количество входящих 1 четное. Это делает ее практически полезной в качестве генератора четности или сумматора по модулю 2. Например, микросхема 74LVC1G386 рекламируется как трехвходной логический вентиль и реализует генератор четности.

The XOR gate can also be implemented by the use of Transmission gates with pass transistor logic. This implementation uses two Transmission gates and two inverters not shown in the diagram to generate and for a total of eight transistors, four less than in the previous design. The XOR function is implemented by passing through to the output the inverted value of A when B is high and passing the value of A when B is at a logic low. so when both inputs are low the transmission gate at the bottom is off and the one at the top is on and lets A through which is low so the output is low. When both are high only the one at the bottom is active and lets the inverted value of A through and since A is high the output will again be low. Similarly if B stays high but A is low the output would be which is high as expected and if B is low but A is high the value of A passes through and the output is high completing the truth table for the XOR gate. The trade off with the previous implementation is that since transmission gates are not ideal switches, there is resistance associated with them, so depending on the signal strength of the input, cascading them may degrade the output levels. The two leftmost transistors mentioned above, perform an optimized conditional inversion of A when B is at a logic high using pass transistor logic to reduce the transistor count and when B is at a logic low, their output is at a high impedance state. The two in the middle are a transmission gate that drives the output to the value of A when B is at a logic low and the two rightmost transistors form an inverter needed to generate used by the transmission gate and the pass transistor logic circuit. As with the previous implementation, the direct connection of the inputs to the outputs through the pass gate transistors or through the two leftmost transistors, should be taken into account, especially when cascading them. 4030: CMOS quad dual input XOR gates. 7486: TTL quad dual input XOR gates. If a logic gate were to accept three or more inputs and produce a true output if exactly one of those inputs were true, then it would in effect be a one hot detector (and indeed this is the case for only two inputs). However, it is rarely implemented this way in practice. It is most common to regard subsequent inputs as being applied through a cascade of binary exclusive or operations: the first two signals are fed into an XOR gate, then the output of that gate is fed into a second XOR gate together with the third signal, and so on for any remaining signals. The result is a circuit that outputs a 1 when the number of 1s at its inputs is odd, and a 0 when the number of incoming 1s is even. This makes it practically useful as a parity generator or a modulo 2 adder. For example, the 74LVC1G386 microchip is advertised as a three input logic gate, and implements a parity generator.

Приложения

Вентили XOR и AND — две наиболее часто используемые структуры в приложениях VLSI.

Добавление

Логический элемент XOR может использоваться как однобитный сумматор, складывающий любые два бита для получения одного бита результата. Например, если сложить 1 и 1 в двоичной системе, мы ожидаем двухбитный ответ – 10 (то есть 2 в десятичной системе). Поскольку младший бит суммы в этом результате получается с помощью XOR, старший бит переноса вычисляется с помощью элемента AND. Это основной принцип работы полусумматора. Схема полного сумматора, немного сложнее, может быть объединена последовательно для сложения двоичных чисел большей длины. В некоторых случаях входы элемента OR (например, в полном сумматоре) или элемента XOR никогда не могут быть одновременно равны 1. Поскольку это единственная комбинация, при которой выходные сигналы элементов OR и XOR отличаются, элемент OR можно заменить элементом XOR (или наоборот), не изменяя логику схемы. Это удобно, если схема реализуется с использованием простых интегральных микросхем, содержащих только один тип элемента на чипе.

Генератор псевдослучайных чисел

Генераторы псевдослучайных чисел (PRN), в особенности линейные регистры сдвига с обратной связью (LFSR), определяются на основе операции исключающего ИЛИ. Следовательно, подходящая схема из XOR-элементов может моделировать линейный регистр сдвига с обратной связью для генерации случайных чисел.

Фазовые детекторы

Элементы ИСКЛЮЧАЮЩЕЕ ИЛИ могут использоваться в простейших фазовых детекторах.

Буфер или инверсия сигнала

XOR-вентиль может быть использован для простого переключения между режимами буферизации и инвертирования сигнала. Например, XOR-вентили можно добавить к выходу схемы декодера семисегментного индикатора, чтобы предоставить пользователю возможность выбора между активным низким и активным высоким уровнем выходного сигнала.