Сравнивайте с английским: нажмите на абзац — оригинал откроется в окне. Кнопка EN под абзацем показывает его прямо в тексте.
Содержание
Введение
Узел "32 нм" является следующим этапом после процесса "45 нм" при изготовлении полупроводниковых устройств CMOS (MOSFET). "32 нанометра" относится к среднему полушагу (то есть половине расстояния между идентичными элементами) ячейки памяти на этом технологическом уровне. Компания Toshiba начала коммерческое производство 32GiB NAND флэш-памяти с использованием процесса "32 нм" в 2009 году. Intel и AMD выпустили коммерческие микросхемы с использованием процесса "32 нм" в начале 2010-х годов. IBM и Common Platform также разработали процесс с высоким диэлектриком и металлическими затворами "32 нм". Intel начала продавать свои первые процессоры "32 нм" с архитектурой Westmere 7 января 2010 года. По крайней мере, с 1997 года "технологические узлы" получили названия исключительно в маркетинговых целях и не соответствуют размерам на интегральной схеме; ни длина затвора, ни шаг металлизации, ни шаг затвора на устройстве "32 нм" не составляют тридцать два нанометра. Узел "28 нм" является промежуточным полушаговым уменьшением размеров, основанным на процессе "32 нм". Процесс "32 нм" был вытеснен коммерческой технологией "22 нм" в 2012 году.
The "32 nm" node is the step following the "45 nm" process in CMOS (MOSFET) semiconductor device fabrication. "32 nanometre" refers to the average half pitch (i. e., half the distance between identical features) of a memory cell at this technology level. Toshiba produced commercial 32GiB NAND flash memory chips with the "32nm" process in 2009. Intel and AMD produced commercial microchips using the "32 nm" process in the early 2010s. IBM and the Common Platform also developed a "32 nm" high κ metal gate process. Intel began selling its first "32 nm" processors using the Westmere architecture on 7 January 2010. Since at least 1997, "process nodes" have been named purely on a marketing basis, and have no relation to the dimensions on the integrated circuit; neither gate length, nor metal pitch, nor gate pitch on a "32nm" device is thirty two nanometers. The "28 nm" node is an intermediate half node die shrink based on the "32 nm" process. The "32 nm" process was superseded by commercial "22 nm" technology in 2012.
Технологические демонстрации
Прототипы, использующие технологию "32 нм", впервые появились в середине 2000-х годов. В 2004 году IBM продемонстрировала ячейку SRAM площадью 0,143 мкм² с шагом поли-затвора 135 нм, изготовленную с использованием литографии электронным пучком и фотолитографии на одном слое. Было отмечено, что чувствительность ячейки к флуктуациям входного напряжения значительно ухудшалась при таком малом размере. В октябре 2006 года Межуниверситетский центр микроэлектроники (IMEC) продемонстрировал возможность формирования рисунка 32 нм с использованием двойной литографии и иммерсионной литографии. Необходимость внедрения двойной литографии и инструментов с высокой числовой апертурой (hyper-NA) для уменьшения площади ячеек памяти частично нивелировала преимущества перехода к этому техпроцессу с 45-нм техпроцесса. TSMC также использовала двойную литографию в сочетании с иммерсионной литографией для производства шеститранзисторной ячейки SRAM площадью 0,183 мкм² в рамках техпроцесса "32 нм" в 2005 году. Intel Corporation представила свои первые тестовые чипы "32 нм" публике 18 сентября 2007 года на Intel Developer Forum. Тестовые чипы имели размер ячейки 0,182 мкм², использовали диэлектрик затвора с высокой диэлектрической проницаемостью второго поколения и металлический затвор, и содержали почти два миллиарда транзисторов. Для критических слоев использовалась иммерсионная литография 193 нм, а для менее критических слоев – сухая литография 193 нм или 248 нм. Критический шаг составлял 112,5 нм. В январе 2011 года Samsung завершила разработку первого в отрасли модуля DDR4 SDRAM, изготовленного по технологическому процессу с размером от 30 до 39 нм. Сообщалось, что модуль способен достигать скорости передачи данных 2,133 Гбит/с при напряжении 1,2 В, по сравнению с 1,35 В и 1,5 В для DDR3 DRAM при эквивалентном техпроцессе "класса 30 нм" со скоростью до 1,6 Гбит/с. В модуле использовалась технология псевдооткрытого стока (POD), специально адаптированная для снижения потребления тока DDR4 SDRAM вдвое по сравнению с DDR3 при чтении и записи данных.
Prototypes using "32 nm" technology first emerged in the mid 2000s. In 2004, IBM demonstrated a 0.143 μm2 SRAM cell with a poly gate pitch of 135 nm, produced using electron beam lithography and photolithography on the same layer. It was observed that the cell's sensitivity to input voltage fluctuations degraded significantly at such a small scale. In October 2006, the Interuniversity Microelectronics Centre (IMEC) demonstrated a 32 nm flash patterning capability based on double patterning and immersion lithography. The necessity of introducing double patterning and hyper NA tools to reduce memory cell area offset some of the cost advantages of moving to this node from the 45 nm node. TSMC similarly used double patterning combined with immersion lithography to produce a "32 nm" node 0.183 μm2 six transistor SRAM cell in 2005. Intel Corporation revealed its first "32 nm" test chips to the public on 18 September 2007 at the Intel Developer Forum. The test chips had a cell size of 0.182 μm2, used a second generation high κ gate dielectric and metal gate, and contained almost two billion transistors. 193 nm immersion lithography was used for the critical layers, while 193 nm or 248 nm dry lithography was used on less critical layers. The critical pitch was 112.5 nm. In January 2011, Samsung completed development of the industry's first DDR4 SDRAM module using a process technology with a size between 30 nm and 39 nm. The module could reportedly achieve data transfer rates of 2.133 Gbit/s at 1.2V, compared to 1.35V and 1.5V DDR3 DRAM at an equivalent "30 nm class" process technology with speeds of up to 1.6 Gbit/s. The module used pseudo open drain (POD) technology, specially adapted to allow DDR4 SDRAM to consume just half the current of DDR3 when reading and writing data.
Процессоры, использующие технологию "32 нм"
Процессоры Intel Core i3 и i5, выпущенные в январе 2010 года, были одними из первых массово производимых процессоров, использующих технологию "32 нм". Второе поколение процессоров Intel Core, с кодовым названием Sandy Bridge, также использовало технологический процесс "32 нм". Шестиядерный процессор Intel с кодовым названием Gulftown, основанный на архитектуре Westmere, был выпущен 16 марта 2010 года как Core i7-980X Extreme Edition, с розничной ценой около 1000 долларов США. Младшая модель Intel с 6 ядрами, i7-970, была выпущена в конце июля 2010 года по цене примерно 900 долларов США. Технологический процесс Intel "32 нм" обеспечивает плотность транзисторов 7,11 миллиона транзисторов на квадратный миллиметр (MTr/mm²). AMD также выпустила 32-нм процессоры SOI в начале 2010-х годов. Процессоры серии FX от AMD, с кодовым названием Zambezi и основанные на архитектуре AMD Bulldozer, были выпущены в октябре 2011 года. В технологии использовался 32-нм SOI-процесс, два ядра ЦП на модуль и до четырех модулей, от четырехъядерной конфигурации стоимостью около 130 долларов США до восьмиядерной стоимостью 280 долларов США. В сентябре 2011 года компания Ambarella Inc. объявила о доступности системы-на-чипе A7L, основанной на "32 нм", для цифровых фотокамер, обеспечивающей возможности видео высокой четкости 1080p60.
Intel's Core i3 and i5 processors, released in January 2010, were among the first mass produced processors to use "32 nm" technology. Intel's second generation Core processors, codenamed Sandy Bridge, also used the "32 nm" manufacturing process. Intel's 6 core processor, codenamed Gulftown and built on the Westmere architecture, was released on 16 March 2010 as the Core i7 980x Extreme Edition, retailing for approximately US$1,000. Intel's lower end 6 core, the i7 970, was released in late July 2010, priced at approximately US$900. Intel's "32nm" process has a transistor density of 7.11 million transistors per square milimeter (MTr/mm2). AMD also released "32 nm" SOI processors in the early 2010s. AMD's FX Series processors, codenamed Zambezi and based on AMD's Bulldozer architecture, were released in October 2011. The technology utilised a "32 nm" SOI process, two CPU cores per module, and up to four modules, ranging from a quad core design costing approximately US$130 to a $280 eight core design. In September 2011, Ambarella Inc. announced the availability of the "32 nm" based A7L system on a chip circuit for digital still cameras, providing 1080p60 high definition video capabilities.
28 нм и 22 нм
Преемником технологии "32 нм" стал техпроцесс "22 нм" в соответствии с Международной дорожной картой технологий для полупроводников. Intel начала массовое производство полупроводников по нормам "22 нм" в конце 2011 года и объявила о выпуске своих первых коммерческих устройств, изготовленных по нормам "22 нм", в апреле 2012 года. TSMC пропустила техпроцесс "32 нм", перейдя с "40 нм" в 2008 году к "28 нм" в 2011 году.
The successor to "32 nm" technology was the "22 nm" node, per the International Technology Roadmap for Semiconductors. Intel began mass production of "22 nm" semiconductors in late 2011, and announced the release of its first commercial "22 nm" devices in April 2012. TSMC bypassed "32nm", jumping from "40nm" in 2008 to "28nm" in 2011.