Power network design (IC)

Введение

Конструкция электрической системы на основе распределения мощности В проектировании интегральных схем, проектирование энергосетей - это анализ и проектирование сетей проводников на чипе, которые распределяют электрическую энергию на чипе. Как и в любой инженерной области, это включает компромиссы. Сеть должна иметь адекватную производительность, быть достаточно надежной, но не должна использовать больше ресурсов, чем требуется.

Функция

Распределительная сеть распределяет напряжение питания и напряжение наземного напряжения от мест размещения блоков до всех устройств в конструкции. Уменьшение размеров устройств, более высокая частота переключения и увеличение энергопотребления в глубоких субмикрометровых технологиях приводят к появлению больших переменных токов в энерго- и наземных сетях, что снижает производительность и надежность. Для обеспечения надежной работы цепей на чипе необходима надежная сеть распределения энергии. Проверка целостности источника питания является критической проблемой в конструкциях высокопроизводительных устройств.

Относительно конструкции

Из-за сопротивления соединений, составляющих сеть, происходит падение напряжения по сети, обычно называемое падением ИК. Пакет подает токи в блоки электросети либо с помощью проводов пакета в микросхемах с проводной связью, либо через массивы C4 в технологии флип-чипа. Хотя сопротивление пакета довольно мало, индуктивность проводов пакета значительна, что вызывает падение напряжения в местах накладки из-за временного изменения тока, притягиваемого устройствами на штампе. Это падение напряжения называется падением di/dt. Таким образом, напряжение, наблюдаемое на устройствах, равно напряжению питания за вычетом падения ИК и падения di/dt. Избыточные падения напряжения в электросети снижают скорость переключения и уровень шума в схемах, а также вводят шум, который может привести к функциональным сбоям. Высокая средняя плотность тока приводит к нежелательному износу металлических проводов из-за электромиграции (ЭМ). Поэтому задача при проектировании распределительной сети электроэнергии заключается в достижении превосходного регулирования напряжения в точках потребления, несмотря на большие колебания в потреблении энергии по чипу, и в построении такой сети с использованием минимальной площади металлических слоев. Эти проблемы заметны в высокопроизводительных чипах, таких как микропроцессоры, поскольку большое количество энергии должно быть распределено через иерархию многих металлических слоев. Надежная сеть распределения электроэнергии имеет жизненно важное значение для обеспечения гарантий производительности и надежной работы. Кapacitancy между сетями электроснабжения и наземного распределения, называемый разъединительными конденсаторами или декапами, действует как локальное хранение заряда и помогает смягчить падение напряжения в точках питания. Паразитарная емкость между металлическими проводами линий электроснабжения, емкость устройств, не являющихся коммутационными, и емкость между N скважиной и подложкой возникают как имплицитная разъединительная емкость в сети распределения электроэнергии. К сожалению, этой имплицитной отсоединения емкости иногда недостаточно, чтобы ограничить падение напряжения в безопасных пределах и дизайнеры часто должны добавлять намеренные явно отсоединения емкости структуры на умирают в стратегических местах. Эти явно добавленные разъединительные емкости не свободны и увеличивают площадь и утечку энергопотребления чипа. Паразитарное сопротивление соединения, емкость разъединения и индуктивность пакета/соединения образуют сложную схему RLC, которая имеет свою собственную резонансную частоту. Если резонансная частота близка к рабочей частоте конструкции, в сети могут возникнуть большие падения напряжения. Суть проблемы при проектировании энергосистемы заключается в том, что есть много неизвестных до самого конца цикла проектирования. Тем не менее, решения о структуре, размерах и планировке электросети должны приниматься на очень ранних стадиях, когда большая часть конструкции чипа еще не началась. К сожалению, большинство коммерческих инструментов сосредоточены на послепрограммной проверке электросети, когда весь дизайн чипа завершен, а также известна подробная информация о паразитах линий электропередачи и наземных линий и токах, протянутых транзисторами. Проблемы, обнаруженные на этом этапе, обычно очень сложны или дороги для устранения, поэтому предпочтительные методологии помогают проектировать начальную электрическую сеть и постепенно совершенствовать ее на различных этапах проектирования. Из-за роста энергопотребления и скорости коммутации современных высокопроизводительных микропроцессоров эффекты di/dt становятся все более серьезной проблемой в высокоскоростных конструкциях. Часовые ворота, которые являются предпочтительной схемой для управления энергией высокопроизводительных конструкций, могут вызвать быстрые всплески текущих потребностей в макроблоках и увеличить эффекты di/dt. Конструкторы полагаются на паразитические емкости на чипе и намеренно добавляют разъединяющие конденсаторы для противодействия ди/дт изменениям напряжения. Но необходимо точно моделировать индуктивность и емкость пакета и чипа и анализировать сеть с помощью таких моделей, так как в противном случае количество разъединения, которое должно быть добавлено, может быть недооценено или завышено. Также необходимо поддерживать эффе�...

Due to the resistance of the interconnects constituting the network, there is a voltage drop across the network, commonly referred to as the IR drop. The package supplies currents to the pads of the power grid either by means of package leads in wire bond chips or through C4 bump arrays in flip chip technology. Although the resistance of package is quite small, the inductance of package leads is significant which causes a voltage drop at the pad locations due to the time varying current drawn by the devices on die. This voltage drop is referred to as the di/dt drop. Therefore, the voltage seen at the devices is the supply voltage minus the IR drop and di/dt drop. Excessive voltage drops in the power grid reduce switching speeds and noise margins of circuits, and inject noise which might lead to functional failures. High average current densities lead to undesirable wearing out of metal wires due to electromigration (EM). Therefore, the challenge in the design of a power distribution network is in achieving excellent voltage regulation at the consumption points notwithstanding the wide fluctuations in power demand across the chip, and to build such a network using minimum area of the metal layers. These issues are prominent in high performance chips such as microprocessors, since large amounts of power have to be distributed through a hierarchy of many metal layers. A robust power distribution network is vital in meeting performance guarantees and ensuring reliable operation. Capacitance between power and ground distribution networks, referred to as decoupling capacitors or decaps, acts as local charge storage and is helpful in mitigating the voltage drop at supply points. Parasitic capacitance between metal wires of supply lines, device capacitance of the non switching devices, and capacitance between N well and substrate, occur as implicit decoupling capacitance in a power distribution network. Unfortunately, this implicit decoupling capacitance is sometimes not enough to constrain the voltage drop within safe bounds and designers often have to add intentional explicit decoupling capacitance structures on the die at strategic locations. These explicitly added decoupling capacitances are not free and increase the area and leakage power consumption of the chip. Parasitic interconnect resistance, decoupling capacitance and package/interconnect inductance form a complex RLC circuit which has its own resonance frequency. If the resonance frequency lies close to the operating frequency of the design, large voltage drops can develop in the grid. The crux of the problem in designing a power grid is that there are many unknowns until the very end of the design cycle. Nevertheless, decisions about the structure, size and layout of the power grid have to be made at very early stages when a large part of the chip design has not even begun. Unfortunately, most commercial tools focus on post layout verification of the power grid when the entire chip design is complete and detailed information about the parasitics of the power and ground lines and the currents drawn by the transistors are known. Power grid problems revealed at this stage are usually very difficult or expensive to fix, so the preferred methodologies help to design an initial power grid and refine it progressively at various design stages. Due to the growth in power consumption and switching speeds of modern high performance microprocessors, the di/dt effects are becoming a growing concern in high speed designs. Clock gating, which is a preferred scheme for power management of high performance designs, can cause rapid surges in current demands of macro blocks and increase di/dt effects. Designers rely on the on chip parasitic capacitances and intentionally added decoupling capacitors to counteract the di/dt variations in the voltage. But it is necessary to model accurately the inductance and capacitance of the package and chip and analyze the grid with such models, as otherwise the amount of decoupling to be added might be underestimated or overestimated. Also it is necessary to maintain the efficiency of the analysis even when including these detailed models.

Анализ

Критическим вопросом при анализе энергосетей является большой размер сети (обычно миллионы узлов в современном микропроцессоре). Симулирование всех нелинейных устройств в чипе вместе с энергосистемой является вычислительно неосуществимым. Чтобы сделать размер управляемым, симуляция выполняется в два этапа. Сначала моделируют нелинейные устройства, принимая идеальные напряжения питания, и измеряют токи, поглощаемые устройствами. Далее эти устройства моделируются как независимые временные источники переменного тока для моделирования электросети, и измеряются падения напряжения на транзисторах. Поскольку падение напряжения обычно составляет менее 10% напряжения источника питания, ошибка, возникающая при игнорировании взаимодействия между токами устройства и напряжением источника питания, невелика. Выполняя эти два шага, задача анализа энергосети сводится к решению линейной сети, которая все еще довольно велика. Чтобы еще больше уменьшить размер сети, мы можем использовать иерархию в моделях распределения электроэнергии. Токи в цепи не являются независимыми из-за корреляции сигналов между блоками. Это решается путем вывода входных данных для отдельных блоков чипа из результатов логического моделирования с использованием общего набора входных шаблонов ширины чипа. Важным вопросом в анализе энергосетей является определение того, каковы эти входные модели. Для анализа инфракрасного падения требуются модели, которые производят максимальные мгновенные токи, тогда как для целей электромиграции представляют интерес модели, производящие большие устойчивые (средние) токи. Анализ энергосети может быть классифицирован на методы, зависящие от входного вектора, и методы без вектора. В зависимости от входных векторных моделей используются методы поиска, чтобы найти набор входных моделей, которые вызывают наиболее сильное падение в сетке. В литературе предлагается ряд методов, которые используют генетические алгоритмы или другие методы поиска для поиска векторов или паттернов векторов, которые максимизируют общий ток, извлеченный из сети снабжения. Подходы, зависящие от входной векторной модели, являются вычислительно интенсивными и ограничены блоками цепей, а не полным чиповым анализом. Кроме того, эти подходы по своей сути оптимистичны, недооценивая падение напряжения и, таким образом, оставляя некоторые проблемы шума подачи остаются незамеченными. С другой стороны, безвекторные подходы направлены на то, чтобы вычислить верхнюю границу падения в худшем случае эффективным образом. Эти подходы имеют преимущество в том, что они быстрые и консервативные, но иногда слишком консервативные, что приводит к перепроектированию. Большая часть литературы по анализу энергосетей посвящена вычислению наихудших спадов напряжения в энергосети. Электромиграция - это не менее серьезная проблема, но она подвергается нападению почти идентичными методами. Вместо напряжения в каждом узле, ЭМ-анализ решает для тока в каждой ветви, и вместо предела напряжения, есть предел тока на провода, в зависимости от его слоя и ширины. Другие приложения ИС могут использовать только часть потоков, упомянутых здесь. Например, конструктор массива ворот или полевого программируемого массива ворот (FPGA) будет выполнять только этапы проектирования, поскольку детальное использование этих частей не известно, когда необходимо спроектировать источник питания. Аналогичным образом, пользователь FPGA или массивов шлюзов будет использовать только часть анализа, поскольку конструкция уже фиксирована.

A critical issue in the analysis of power grids is the large size of the network (typically millions of nodes in a state of the art microprocessor). Simulating all the non linear devices in the chip together with the power grid is computationally infeasible. To make the size manageable, the simulation is done in two steps. First, the non linear devices are simulated assuming perfect supply voltages and the currents drawn by the devices are measured. Next, these devices are modeled as independent time varying current sources for simulating the power grid and the voltage drops at the transistors are measured. Since voltage drops are typically less than 10% of the power supply voltage, the error incurred by ignoring the interaction between the device currents and the supply voltage is small. By doing these two steps, the power grid analysis problem reduces to solving a linear network which is still quite large. To further reduce the network size, we can exploit the hierarchy in the power distribution models. The circuit currents are not independent due to signal correlations between blocks. This is addressed by deriving the inputs for individual blocks of the chip from the results of logic simulation using a common set of chip wide input patterns. An important issue in power grid analysis is to determine what these input patterns should be. For IR drop analysis, patterns that produce maximum instantaneous currents are required, whereas for electromigration purposes, patterns producing large sustained (average) currents are of interest. Power grid analysis can be classified into input vector dependent methods and vectorless methods. The input vector pattern dependent methods employ search techniques to find a set of input patterns which cause the worst drop in the grid. A number of methods have been proposed in literature which use genetic algorithms or other search techniques to find vectors or a pattern of vectors that maximize the total current drawn from the supply network. Input vector pattern dependent approaches are computationally intensive and are limited to circuit blocks rather than full chip analysis. Furthermore, these approaches are inherently optimistic, underestimating the voltage drop and thus letting some of the supply noise problems go unnoticed. The vectorless approaches, on the other hand, aim to compute an upper bound on the worst case drop in an efficient manner. These approaches have the advantage of being fast and conservative, but are sometimes too conservative, leading to overdesign. Most of the literature on power network analysis deals with the issue of computing the worst voltage drops in the power network. Electromigration is an equally serious concern, but is attacked with almost identical methods. Instead of the voltage at each node, EM analysis solves for current in each branch, and instead of a voltage limit, there is a current limit per wire, depending on its layer and width. Other IC applications may use only a portions of the flows mentioned here. A gate array or field programmable gate array (FPGA) designer, for example, will only do the design stages, since the detailed usage of these parts is not known when the power supply must be designed. Likewise, a user of FPGAs or gate arrays will only use the analysis portion, as the design is already fixed.