Технология создания интегральных схем на основе КМОП

Введение

Технология создания интегральных схем

Комплементарный металл-оксид-полупроводник (CMOS, произносится "си-мос", /s//iː//m//ɑː//s/, / //ɒ//s/) – это тип технологического процесса изготовления металл-оксид-полупроводниковых полевых транзисторов (MOSFET), использующий комплементарные и симметричные пары p- и n-типа MOSFET для реализации логических функций. Технология CMOS применяется для создания чипов интегральных схем (ИС), включая микропроцессоры, микроконтроллеры, чипы памяти (включая CMOS BIOS) и другие цифровые логические схемы. Технология CMOS также используется в аналоговых схемах, таких как датчики изображения (CMOS-сенсоры), преобразователи данных, радиочастотные схемы (RF CMOS) и высокоинтегрированные приемопередатчики для различных типов связи. Процесс CMOS был первоначально разработан Фрэнком Ванлассом в Fairchild Semiconductor и представлен Ванлассом и Чи Тангом Са на Международной конференции по твердотельным схемам в 1963 году. Ванласс позже запатентовал схему CMOS в США (патент № 3,356,858), который был выдан в 1967 году. В конце 1960-х годов он коммерциализировал технологию под торговой маркой "COS MOS", что вынудило других производителей искать другое название, в результате чего к началу 1970-х годов "CMOS" стало стандартным названием технологии. В 1980-х годах CMOS обогнал логику NMOS как доминирующий технологический процесс изготовления MOSFET для очень больших интегральных схем (СБИС), а также заменил более раннюю технологию транзистор-транзисторной логики (TTL). С тех пор CMOS остается стандартным технологическим процессом для полупроводниковых приборов MOSFET в СБИС. По состоянию на 2011 год 99% чипов ИС, включая большинство цифровых, аналоговых и смешанных сигналов, производились с использованием технологии CMOS. Двумя важными характеристиками устройств CMOS являются высокая помехоустойчивость и низкое статическое энергопотребление. Поскольку один транзистор пары MOSFET всегда находится в выключенном состоянии, последовательное соединение потребляет значительную мощность только кратковременно при переключении между состояниями включения и выключения. Следовательно, устройства CMOS выделяют меньше тепла, чем другие формы логики, такие как логика NMOS или транзистор-транзисторная логика (TTL), которые обычно имеют некоторый ток утечки даже в статическом состоянии. Эти характеристики позволяют CMOS интегрировать высокую плотность логических функций на чипе. Именно поэтому CMOS стала наиболее широко используемой технологией для реализации в СБИС. Термин "металл-оксид-полупроводник" относится к физической структуре полевых транзисторов MOS, имеющих металлический затворный электрод, расположенный на оксидном изоляторе, который, в свою очередь, находится на полупроводниковом материале. Ранее использовался алюминий, но теперь в качестве материала используется поликремний. Другие металлические затворы вернулись с появлением диэлектриков с высокой диэлектрической проницаемостью (high-κ) в процессе CMOS, о чем объявили IBM и Intel для 45-нанометрового техпроцесса и меньших размеров.

Complementary metal–oxide–semiconductor (CMOS, pronounced "sea moss", /s//iː//m//ɑː//s/, / //ɒ//s/) is a type of metal–oxide–semiconductor field effect transistor (MOSFET) fabrication process that uses complementary and symmetrical pairs of p type and n type MOSFETs for logic functions. CMOS technology is used for constructing integrated circuit (IC) chips, including microprocessors, microcontrollers, memory chips (including CMOS BIOS), and other digital logic circuits. CMOS technology is also used for analog circuits such as image sensors (CMOS sensors), data converters, RF circuits (RF CMOS), and highly integrated transceivers for many types of communication. The CMOS process was originally conceived by Frank Wanlass at Fairchild Semiconductor and presented by Wanlass and Chih Tang Sah at the International Solid State Circuits Conference in 1963. Wanlass later filed US patent 3,356,858 for CMOS circuitry and it was granted in 1967. commercialized the technology with the trademark "COS MOS" in the late 1960s, forcing other manufacturers to find another name, leading to "CMOS" becoming the standard name for the technology by the early 1970s. CMOS overtook NMOS logic as the dominant MOSFET fabrication process for very large scale integration (VLSI) chips in the 1980s, also replacing earlier transistor–transistor logic (TTL) technology. CMOS has since remained the standard fabrication process for MOSFET semiconductor devices in VLSI chips. as of 2011, 99% of IC chips, including most digital, analog and mixed signal ICs, were fabricated using CMOS technology. Two important characteristics of CMOS devices are high noise immunity and low static power consumption. Since one transistor of the MOSFET pair is always off, the series combination draws significant power only momentarily during switching between on and off states. Consequently, CMOS devices do not produce as much waste heat as other forms of logic, like NMOS logic or transistor–transistor logic (TTL), which normally have some standing current even when not changing state. These characteristics allow CMOS to integrate a high density of logic functions on a chip. It was primarily for this reason that CMOS became the most widely used technology to be implemented in VLSI chips. The phrase "metal–oxide–semiconductor" is a reference to the physical structure of MOS field effect transistors, having a metal gate electrode placed on top of an oxide insulator, which in turn is on top of a semiconductor material. Aluminium was once used but now the material is polysilicon. Other metal gates have made a comeback with the advent of high κ dielectric materials in the CMOS process, as announced by IBM and Intel for the 45 nanometer node and smaller sizes.

Инверсия

Схемы CMOS построены таким образом, что все транзисторы P-типа с металлическим оксидом полупроводника (PMOS) должны иметь вход от источника напряжения или от другого транзистора PMOS. Аналогично, все транзисторы NMOS должны иметь вход от земли или от другого транзистора NMOS. Конструкция PMOS-транзистора обеспечивает низкое сопротивление между его истоком и стоком при подаче низкого напряжения на затвор и высокое сопротивление при подаче высокого напряжения на затвор. С другой стороны, конструкция NMOS-транзистора обеспечивает высокое сопротивление между истоком и стоком при подаче низкого напряжения на затвор и низкое сопротивление при подаче высокого напряжения на затвор. CMOS снижает потребление тока, дополняя каждый nMOSFET pMOSFET и соединяя оба затвора и оба стока вместе. Высокое напряжение на затворах приводит к проводимости nMOSFET и не проводимости pMOSFET, а низкое напряжение на затворах вызывает обратный эффект. Это значительно снижает энергопотребление и тепловыделение. Однако во время переключения оба pMOS и nMOS MOSFET проводят ток в течение короткого времени, когда напряжение на затворе переходит из одного состояния в другое. Это вызывает кратковременный скачок потребления энергии и становится серьезной проблемой на высоких частотах. На прилегающем изображении показано, что происходит, когда вход подключен как к PMOS-транзистору (вверху схемы), так и к NMOS-транзистору (внизу схемы). Vdd – это некоторое положительное напряжение, подключенное к источнику питания, а Vss – земля. A – это вход, а Q – выход. Когда напряжение A низкое (то есть близкое к Vss), канал NMOS-транзистора находится в состоянии высокого сопротивления, отключая Vss от Q. Канал PMOS-транзистора находится в состоянии низкого сопротивления, соединяя Vdd с Q. Следовательно, Q регистрирует Vdd. С другой стороны, когда напряжение A высокое (то есть близкое к Vdd), PMOS-транзистор находится в состоянии высокого сопротивления, отключая Vdd от Q. NMOS-транзистор находится в состоянии низкого сопротивления, соединяя Vss с Q. Теперь Q регистрирует Vss. Короче говоря, выходы PMOS и NMOS транзисторов являются комплементарными: когда вход низкий, выход высокий, а когда вход высокий, выход низкий. Независимо от значения входа, выход никогда не остается в неопределенном состоянии (заряд не накапливается из-за емкости проводников и отсутствия электрического стока/заземления). Благодаря такому поведению входа и выхода, выход CMOS-схемы является инверсией входа. Сопротивления транзисторов никогда не равны точно нулю или бесконечности, поэтому Q никогда не будет точно равен Vss или Vdd, но Q всегда будет ближе к Vss, чем A к Vdd (или наоборот, если A близок к Vss). Без этого усиления существовал бы очень низкий предел количества логических элементов, которые можно было бы последовательно соединять, и CMOS-логика с миллиардами транзисторов была бы невозможна.

CMOS circuits are constructed in such a way that all P type metal–oxide–semiconductor (PMOS) transistors must have either an input from the voltage source or from another PMOS transistor. Similarly, all NMOS transistors must have either an input from ground or from another NMOS transistor. The composition of a PMOS transistor creates low resistance between its source and drain contacts when a low gate voltage is applied and high resistance when a high gate voltage is applied. On the other hand, the composition of an NMOS transistor creates high resistance between source and drain when a low gate voltage is applied and low resistance when a high gate voltage is applied. CMOS accomplishes current reduction by complementing every nMOSFET with a pMOSFET and connecting both gates and both drains together. A high voltage on the gates will cause the nMOSFET to conduct and the pMOSFET not to conduct, while a low voltage on the gates causes the reverse. This arrangement greatly reduces power consumption and heat generation. However, during the switching time, both pMOS and nMOS MOSFETs conduct briefly as the gate voltage transitions from one state to another. This induces a brief spike in power consumption and becomes a serious issue at high frequencies. The adjacent image shows what happens when an input is connected to both a PMOS transistor (top of diagram) and an NMOS transistor (bottom of diagram). Vdd is some positive voltage connected to a power supply and Vss is ground. A is the input and Q is the output. When the voltage of A is low (i. e. close to Vss), the NMOS transistor's channel is in a high resistance state, disconnecting Vss from Q. The PMOS transistor's channel is in a low resistance state, connecting Vdd to Q. Q, therefore, registers Vdd. On the other hand, when the voltage of A is high (i. e. close to Vdd), the PMOS transistor is in a high resistance state, disconnecting Vdd from Q. The NMOS transistor is in a low resistance state, connecting Vss to Q. Now, Q registers Vss. In short, the outputs of the PMOS and NMOS transistors are complementary such that when the input is low, the output is high, and when the input is high, the output is low. No matter what the input is, the output is never left floating (charge is never stored due to wire capacitance and lack of electrical drain/ground). Because of this behavior of input and output, the CMOS circuit's output is the inverse of the input. The transistors' resistances are never exactly equal to zero or infinity, so Q will never exactly equal Vss or Vdd, but Q will always be closer to Vss than A was to Vdd (or vice versa if A were close to Vss). Without this amplification, there would be a very low limit to the number of logic gates that could be chained together in series, and CMOS logic with billions of transistors would be impossible.

Ключи от источника питания

Ключи питания для CMOS называются VDD и VSS, или VCC и земля (GND), в зависимости от производителя. VDD и VSS унаследованы от традиционных схем MOS и обозначают питание стока и питания истока. Однако они не совсем точно применимы к CMOS, поскольку в CMOS оба контакта являются контактами истока. VCC и земля унаследованы от логики TTL, и эта терминология сохранилась с появлением линейки CMOS 54C/74C.

Двойственность

Важной характеристикой схемы КМОП является двойственность между ее PMOS и NMOS транзисторами. Схема КМОП разрабатывается таким образом, чтобы всегда обеспечивался путь от выхода либо к источнику питания, либо к земле. Для этого совокупность всех путей к источнику напряжения должна быть дополнением к совокупности всех путей к земле. Этого можно легко достичь, определив одно через отрицание другого. Благодаря логике, основанной на законах Де Моргана, параллельно соединенные PMOS транзисторы имеют соответствующие последовательно соединенные NMOS транзисторы, а последовательно соединенные PMOS транзисторы – соответствующие параллельно соединенные NMOS транзисторы.

Логика

Более сложные логические функции, такие как те, которые включают в себя логические элементы И и ИЛИ, требуют изменения путей между этими элементами для представления логики. Когда путь состоит из двух транзисторов, включенных последовательно, оба транзистора должны иметь низкое сопротивление к соответствующему напряжению питания, что моделирует функцию И. Когда путь состоит из двух транзисторов, включенных параллельно, хотя бы один из транзисторов должен иметь низкое сопротивление для соединения напряжения питания с выходом, что моделирует функцию ИЛИ. Справа представлена принципиальная схема элемента NAND в CMOS-логике. Если оба входа A и B находятся в высоком состоянии, то оба NMOS-транзистора (нижняя половина схемы) будут проводить ток, ни один из PMOS-транзисторов (верхняя половина) не будет проводить, и между выходом и Vss (землей) установится проводящий путь, переводя выход в низкое состояние. Если оба входа A и B находятся в низком состоянии, то ни один из NMOS-транзисторов не будет проводить ток, в то время как оба PMOS-транзистора будут проводить, устанавливая проводящий путь между выходом и Vdd (источником напряжения), переводя выход в высокое состояние. Если хотя бы один из входов A или B находится в низком состоянии, один из NMOS-транзисторов не будет проводить ток, один из PMOS-транзисторов будет проводить, и между выходом и Vdd (источником напряжения) установится проводящий путь, переводя выход в высокое состояние. Поскольку единственная комбинация входных сигналов, приводящая к низкому выходному сигналу, – это когда оба входа находятся в высоком состоянии, эта схема реализует логический элемент NAND (НЕ И). Преимущество CMOS перед логикой NMOS заключается в том, что переключения выходного сигнала как из низкого в высокое, так и из высокого в низкое состояние происходят быстро, поскольку PMOS-транзисторы имеют низкое сопротивление во включенном состоянии, в отличие от нагрузочных резисторов в логике NMOS. Кроме того, выходной сигнал изменяется в пределах полного напряжения между низким и высоким уровнями питания. Этот сильный, почти симметричный отклик также делает CMOS более устойчивым к помехам. Подробности о методе расчета задержки в схеме CMOS можно найти в разделе «Логическое усилие».

Пример: NAND-шлюз в физической планировке

В этом примере показано логическое устройство NAND, представленное в виде физической реализации, как оно будет изготовлено. Расположение элементов в физическом представлении – это вид "с высоты птичьего полета" на стопку слоев. Схема построена на подложке P-типа. Поликремний, диффузия и n-область называются "базовыми слоями" и фактически внедряются в траншеи P-типа подложки. (См. шаги 1–6 на схеме технологического процесса ниже справа). Контакты проникают через изолирующий слой между базовыми слоями и первым слоем металла (metal1), обеспечивая соединение. Входы NAND (изображены зеленым цветом) выполнены из поликремния. Транзисторы (устройства) формируются в местах пересечения поликремния и диффузии: N-диффузия для N-транзистора и P-диффузия для P-транзистора (изображены цветами лососевого и желтого соответственно). Выход ("out") соединен металлическими проводниками (изображены голубым цветом). Соединения между металлом и поликремнием или диффузией осуществляются через контакты (изображены черными квадратами). Пример физической компоновки соответствует логической схеме NAND, представленной в предыдущем примере. N-транзистор изготавливается на P-типа подложке, а P-транзистор – в N-типа области (n-области). "Отвод" P-типа подложки подключен к VSS, а отвод N-типа n-области – к VDD для предотвращения сквозного пробоя.

Статическая диссипация

Как NMOS, так и PMOS транзисторы имеют пороговое напряжение (Vth) затвор-исток, ниже которого ток (так называемый субпороговый ток) через устройство уменьшается экспоненциально. Исторически, схемы CMOS работали при напряжениях питания, значительно превышающих их пороговые напряжения (Vdd мог быть 5 В, а Vth для NMOS и PMOS мог быть 700 мВ). Особый тип транзистора, используемый в некоторых схемах CMOS, – это транзистор с почти нулевым пороговым напряжением. SiO2 является хорошим изолятором, но при очень малых толщинах электроны могут проникать сквозь очень тонкий слой изоляции; вероятность этого уменьшается экспоненциально с толщиной оксида. Туннельный ток становится особенно важным для транзисторов с технологией ниже 130 нм, с оксидами затвора толщиной 20 Å или меньше. Небольшие токи обратной утечки возникают из-за обратного смещения между диффузионными областями и каналами (например, p-диффузия относительно n-канала), каналами и подложкой (например, n-канал относительно p-подложки). В современных технологических процессах утечка диодов очень мала по сравнению с субпороговыми и туннельными токами, поэтому ею можно пренебречь при расчете мощности. Если соотношения токов не сбалансированы, то токи PMOS и NMOS могут различаться, что приводит к дисбалансу и, как следствие, к избыточному нагреву и рассеиванию энергии в CMOS. Кроме того, недавние исследования показали, что мощность утечки снижается с течением времени из-за эффектов старения, но это происходит за счет снижения скорости работы устройств. Для повышения производительности, производители перешли к конструкциям с более низкими пороговыми напряжениями, однако из-за этого современный NMOS транзистор с Vth 200 мВ имеет значительный субпороговый ток утечки. Схемы (например, настольные процессоры), содержащие большое количество неактивных цепей, все равно потребляют энергию из-за этого тока утечки. Мощность утечки составляет значительную долю от общего энергопотребления таких схем. Многопороговая CMOS (MTCMOS), доступная на современных производствах, является одним из подходов к управлению мощностью утечки. В MTCMOS транзисторы с высоким Vth используются, когда скорость переключения не критична, а транзисторы с низким Vth – в цепях, требующих высокой скорости. Дальнейшие технологические усовершенствования, использующие еще более тонкие диэлектрики затвора, приводят к дополнительному компоненту утечки из-за туннелирования тока через чрезвычайно тонкий диэлектрик затвора. Использование диэлектриков с высокой диэлектрической проницаемостью (high-κ) вместо диоксида кремния, традиционного диэлектрика затвора, позволяет достичь аналогичной производительности устройства, но с более толстым слоем изоляции, что предотвращает этот эффект. Снижение мощности утечки с помощью новых материалов и системных решений имеет решающее значение для дальнейшего масштабирования CMOS.

Both NMOS and PMOS transistors have a gate–source threshold voltage (Vth), below which the current (called sub threshold current) through the device drops exponentially. Historically, CMOS designs operated at supply voltages much larger than their threshold voltages (Vdd might have been 5 V, and Vth for both NMOS and PMOS might have been 700 mV). A special type of the transistor used in some CMOS circuits is the native transistor, with near zero threshold voltage. SiO2 is a good insulator, but at very small thickness levels electrons can tunnel across the very thin insulation; the probability drops off exponentially with oxide thickness. Tunnelling current becomes very important for transistors below 130 nm technology with gate oxides of 20 Å or thinner. Small reverse leakage currents are formed due to formation of reverse bias between diffusion regions and wells (for e. g., p type diffusion vs. n well), wells and substrate (for e. g., n well vs. p substrate). In modern process diode leakage is very small compared to sub threshold and tunnelling currents, so these may be neglected during power calculations. If the ratios do not match, then there might be different currents of PMOS and NMOS; this may lead to imbalance and thus improper current causes the CMOS to heat up and dissipate power unnecessarily. Furthermore, recent studies have shown that leakage power reduces due to aging effects as a trade off for devices to become slower. To speed up designs, manufacturers have switched to constructions that have lower voltage thresholds but because of this a modern NMOS transistor with a Vth of 200 mV has a significant subthreshold leakage current. Designs (e. g. desktop processors) which include vast numbers of circuits which are not actively switching still consume power because of this leakage current. Leakage power is a significant portion of the total power consumed by such designs. Multi threshold CMOS (MTCMOS), now available from foundries, is one approach to managing leakage power. With MTCMOS, high Vth transistors are used when switching speed is not critical, while low Vth transistors are used in speed sensitive paths. Further technology advances that use even thinner gate dielectrics have an additional leakage component because of current tunnelling through the extremely thin gate dielectric. Using high κ dielectrics instead of silicon dioxide that is the conventional gate dielectric allows similar device performance, but with a thicker gate insulator, thus avoiding this current. Leakage power reduction using new material and system designs is critical to sustaining scaling of CMOS.

Загрузка и разгрузка грузовых емкостей

Схемы CMOS рассеивают мощность, заряжая различные емкости нагрузки (в основном емкость затвора и проводников, а также емкости стока и некоторых истоков) при переключении. В одном полном цикле работы CMOS-логики ток течет от VDD к емкости нагрузки для ее зарядки, а затем от заряженной емкости нагрузки (CL) к земле при разрядке. Следовательно, в одном полном цикле зарядки/разрядки от VDD к земле передается общий заряд Q=CLVDD. Умножив на частоту переключений емкостей нагрузки, получим потребляемый ток, а повторное умножение на среднее напряжение даст характеристическую мощность переключения, рассеиваемую CMOS-устройством: Поскольку большинство логических элементов не работают/переключаются в каждом тактовом цикле, их часто сопровождают коэффициентом, называемым коэффициентом активности. Таким образом, динамическое рассеяние мощности можно переписать как. Тактовый сигнал в системе имеет коэффициент активности α=1, так как он изменяется в каждом цикле. Большинство данных имеют коэффициент активности 0.1. Если правильно оценить емкость нагрузки на узле вместе с его коэффициентом активности, то можно эффективно рассчитать динамическое рассеяние мощности в этом узле.

Мощность короткого замыкания

Поскольку время нарастания и спада как для pMOS, так и для nMOS конечно, во время переключения, например, от выключенного состояния к включенному, оба транзистора будут включены в течение короткого промежутка времени, в течение которого ток найдет путь напрямую от VDD к земле, что приведет к возникновению тока короткого замыкания, иногда называемого током "ковша". Рассеивание мощности при коротком замыкании увеличивается с увеличением времени нарастания и спада транзисторов. Этот вид потребления энергии стал значительным в 1990-х годах, когда проводники на кристалле стали уже, а длинные проводники – более резистивными. CMOS-элементы на концах этих резистивных проводников испытывают замедленные входные переходы. Тщательное проектирование, избегающее слабо управляемых длинных и узких проводников, снижает этот эффект, но мощность, рассеиваемая при коротком замыкании, может составлять существенную часть динамической мощности CMOS.

Защита от ввода

Паразитные транзисторы, присущие структуре КМОП, могут включаться входными сигналами, выходящими за пределы нормального рабочего диапазона, например, при электростатических разрядах или отражениях в линиях передачи. Возникающая блокировка (лавинный пробой) может повредить или разрушить КМОП-устройство. В КМОП-схемах используются защитные диоды для подавления этих сигналов. В документации производителей указывается максимально допустимый ток, протекающий через эти диоды.

RF CMOS

RF CMOS относится к радиочастотным схемам (RF-схемам), которые основаны на технологии интегральных схем CMOS с использованием смешанных сигналов. Они широко применяются в технологиях беспроводной связи. RF CMOS был разработан Асадом Абиди во время работы в UCLA в конце 1980-х годов. Это изменило подход к проектированию радиочастотных схем, приведя к замене дискретных биполярных транзисторов на интегральные схемы CMOS в радиоприемниках-передатчиках. Это позволило создать сложные, недорогие и портативные пользовательские терминалы, а также способствовало появлению компактных, недорогих, маломощных и портативных устройств для широкого спектра беспроводных систем связи. Это обеспечило возможность связи «в любое время и в любом месте» и способствовало беспроводной революции, что привело к быстрому росту беспроводной индустрии. Базовые процессоры и радиоприемники-передатчики во всех современных устройствах беспроводной связи и мобильных телефонах массово производятся с использованием устройств RF CMOS. Примеры коммерческих RF CMOS-чипов включают беспроводной телефон DECT от Intel и чипы 802.11 (Wi-Fi), разработанные Atheros и другими компаниями. Коммерческие продукты RF CMOS также используются для сетей Bluetooth и Wireless LAN (WLAN). RF CMOS также применяется в радиоприемниках-передатчиках для беспроводных стандартов, таких как GSM, Wi-Fi и Bluetooth, в передатчиках для мобильных сетей, таких как 3G, и в удаленных устройствах беспроводных сенсорных сетей (WSN). Технология RF CMOS имеет решающее значение для современной беспроводной связи, включая беспроводные сети и мобильные устройства связи. Одной из компаний, коммерциализировавших технологию RF CMOS, была Infineon. Ее RF-ключи на основе CMOS, производимые оптом, продаются объемом более 1 миллиарда штук в год, достигнув кумулятивного объема в 5 миллиардов штук по состоянию на 2018 год.

Диапазон температур

Обычные CMOS-устройства работают в диапазоне температур от -55 °C до +125 °C. Еще в августе 2008 года появились теоретические данные о том, что кремниевые CMOS-устройства могут функционировать при температуре до -233 °C (40 K). С тех пор функционирование при температурах около 40 K было достигнуто с использованием разогнанных процессоров AMD Phenom II в сочетании с жидкостным азотом и гелиевым охлаждением. CMOS-устройства на основе карбида кремния подвергались испытаниям в течение года при 500 °C.

Транзисторы MOS с одним электроном

Ультрамаленькие (L = 20 нм, W = 20 нм) MOSFET-ы достигают одноэлектронного режима при работе при криогенных температурах в диапазоне от −269 °C (4 К) до приблизительно −258 °C (15 К). Транзистор проявляет кулоновскую блокаду, обусловленную последовательным захватом электронов по одному. Число электронов, локализованных в канале, управляется напряжением на затворе, начиная с нулевой занятости, и может быть установлено равным одному или нескольким.